광대역 고속 디지털 PLL의 구조에 대한 연구

안태원 ,  박원영 ,  문용

대한전자공학회 학술대회

2008 .11

저전력 디지털 PLL의 설계에 대한 연구

이제현 ,  안태원

전자공학회논문지-IE

2010 .06

주파수 합성기를 위한 PLL 설계 ( A Design of PLL for Frequency Synthesizer )

김송욱 ,  김민호 ,  정정화

한국통신학회 학술대회논문집

1998 .01

주파수 합성기를 위한 PLL 설계

김송욱 ,  김민호 ,  정정화

한국통신학회 학술대회논문집

1998 .07

A 3.3V High Speed CMOS PLL Frequency Synthesizer with a Wide Locking Range

성혁준 ,  윤광섭

대한전자공학회 학술대회

1998 .01

PLL 주파수 합성기에서 발생하는 위상잡음의 영향 ( The Effect on Phase Noise from PLL Frequency Synthesizer )

조형래 ,  최정수

한국전자파학회논문지

2001 .10

이중 PLL 구조 주파수 합성기의 위상 잡음 개선

김정훈 ,  박범준 ,  김지흥 외 1명

한국전자파학회논문지

2014 .09

초 광대역용 PLL 설계에 관한 연구

이용우 ,  이일규 ,  오승엽

한국인터넷방송통신학회 논문지

2010 .01

PLL을 이용한 Ku - Band 주파수 합성기 설계 및 제작에 관한 연구 ( A Study on the Design and Implementation of Ku - Band frequency Synthesizer by Using PLL )

이일규 ,  민경일 ,  안동식 외 1명

한국통신학회논문지

1994 .10

PLL을 이용한 K-band용 발진기에 관한 연구 ( A study on the PLL oscillator for K-band )

이용덕 ,  장준혁 ,  류근관 외 2명

한국통신학회논문지

2000 .04

광대역 주입동기식 주파수 분주기 기반 40 GHz CMOS PLL 주파수 합성기 설계

남웅태 ,  손지훈 ,  신현철

한국전자파학회논문지

2016 .08

초 광대역에 적용 가능한 저위상 잡음 PLL 설계에 관한 연구

심용섭 ,  이일규 ,  이용우 외 1명

한국위성정보통신학회논문지

2010 .01

Design of a Wide Locking Range PLL Using Hybrid Loop Filter

Cong Ha T ,  an ,  Jong-Wook Lee

대한전자공학회 학술대회

2011 .04

Self-biased techniques를 이용한 Fast locking Integer-N PLL Frequency Synthesizer

김성훈 ,  감치욱 ,  이종화 외 1명

제어로봇시스템학회 합동학술대회 논문집

2006 .12

PLL 고정시간의 저감대책 수립과 저 지터 구현을 위한 위상-주파수 감지기의 설계

정석민 ,  이종석 ,  김종열 외 2명

대한전기학회 학술대회 논문집

1999 .11

빠른 고정 시간과 작은 지터를 갖는 PLL의 설계

오름 ,  김두곤 ,  우영신 외 1명

대한전기학회 학술대회 논문집

2000 .07

위상잡음 해석을 이용한 RSSI용 PLL 주파수합성기 설계

김남태 ,  정재한 ,  송한정

전자공학회논문지-TC

2011 .12

디지털 PLL을 위한 높은 해상도를 갖는 시간-디지털 변환기의 연구

김용우 ,  안태원 ,  문용

대한전자공학회 학술대회

2008 .06

PLL을 이용한 주파수 합성기에서의 주파수 변조에 관한 연구 ( Study of Frequency Modulation Scheme of Frequency Synthesizer using Phase-Locked Loop )

유종원 ,  명노훈

대한전자공학회 학술대회

1993 .10

초고속 DH-PLL(Digital Hybrid PLL) 주파수 합성기의 설계와 동작 특성

이훈희 ,  허근재 ,  유흥균

한국통신학회 학술대회논문집

2004 .11