지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2000.7
- 수록면
- 3,097 - 3,099 (3page)
이용수
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
Abstract
1. 서론
2. 새로운 선충전 형태의 PFD를 사용한 PLL의 특성
3. 시뮬레이션 결과 및 고찰
4. 결론
[참고문헌]
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
PLL 고정시간의 저감대책 수립과 저 지터 구현을 위한 위상-주파수 감지기의 설계
대한전기학회 학술대회 논문집
1999 .11
-
베이스 밴드 신호에서 PLL에 대한 지터 해석 ( Jitter Analysis for the PLL in the Baseband Signal )
전자공학회논문지
1987 .01
-
Lock Time 개선과 Jitter 감소를 위한 전하 펌프 PLL
대한전자공학회 학술대회
2003 .07
-
여러 Power Distribution Networks에서 PLL의 지터 성능 분석
대한전자공학회 학술대회
2008 .05
-
Low Jitter PLL using Self-Biasing Technique
대한전자공학회 ISOCC
2004 .10
-
실시간 시뮬레이션 시스템을 이용한 PLL 설계
Proceedings of KIIT Conference
2018 .06
-
Design of Offset Self-Biased PLL for Low Jitter
대한전자공학회 ISOCC
2005 .10
-
A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions
전력전자학회 학술대회 논문집
2017 .11
-
초 광대역용 PLL 설계에 관한 연구
한국인터넷방송통신학회 논문지
2010 .01
-
Benchmarking of Small-signal Dynamics of single-phase PLLs
ICPE(ISPE)논문집
2015 .06
-
The Design of Simple Lock Detection Circuits for PLL Application
대한전자공학회 학술대회
2012 .06
-
주파수 합성기를 위한 PLL 설계 ( A Design of PLL for Frequency Synthesizer )
한국통신학회 학술대회논문집
1998 .01
-
주파수 합성기를 위한 PLL 설계
한국통신학회 학술대회논문집
1998 .07
-
디지털 신호처리 기술을 이용한 PLL에 관한 연구 ( A Study on PLL by Using DSP Techniques )
대한전자공학회 학술대회
1992 .01
-
주파수 동기를 위한 저 잡음 2.5V 300㎒ CMOS PLL
대한전자공학회 학술대회
2003 .07
-
Double-PLL을 이용한 홀 센서 기반 PMSM 제어의 위치 추정 성능 개선
전력전자학회논문지
2017 .06
-
900㎒ PLL 모듈의 설계 및 위상잡음 개선의 연구
한국통신학회 학술대회논문집
2001 .07
-
Computer Simulation of Jitter Characteristics of PLL for Arbitrary Data and Jitter Patterns
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1993 .01
-
무정전전원장치에 적합한 주파수 제한기와 안티 와인드업을 가지는 새로운 3상 전원각 정보 추출 방식
한국산학기술학회 논문지
2006 .12
이 논문의 저자 정보
이 논문과 함께 이용한 논문
고속 동작 및 저전압 PLL을 위한 위상 주파수 검출기 설계
손위
,
서해준
,
김영운
외 2명
대한전자공학회 학술대회
2007
.11
Design of High Performance PFD(Phase Frequency Detector) Circuit for PLL(Phase Locked Loop)
황인호
,
조상복
대한전자공학회 학술대회
2007
.07
고주파 PLL을 위한 VCO 및 PFD 설계에 관한 연구
陳泰
,
孫尙熙
전기학회논문지
1998
.11
고속 저잡음 PLL 클럭 발생기
조정환
,
정정화
전자공학회논문지-IE
2002
.09
능동필터를 이용한 빠른 Lock Time을 갖는 PLL
남형석
,
오녹덕
,
당두이닌
외 4명
전자공학회논문지
2018
.10
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-560-001782707