빠른 고정 시간과 작은 지터를 갖는 PLL의 설계

오름 ,  김두곤 ,  우영신 외 1명

대한전기학회 학술대회 논문집

2000 .07

베이스 밴드 신호에서 PLL에 대한 지터 해석 ( Jitter Analysis for the PLL in the Baseband Signal )

유흥균 ,  안수길

전자공학회논문지

1987 .01

Lock Time 개선과 Jitter 감소를 위한 전하 펌프 PLL

이승진 ,  최평 ,  신장규

대한전자공학회 학술대회

2003 .07

여러 Power Distribution Networks에서 PLL의 지터 성능 분석

손영상 ,  위재경

대한전자공학회 학술대회

2008 .05

A DPLL with a Modified Phase Frequency Detector to Reduce Lock Time

Ta ,  iq Hasan ,  GoangSeog Choi

전자공학회논문지

2013 .10

실시간 시뮬레이션 시스템을 이용한 PLL 설계

김태훈 ,  박태식

Proceedings of KIIT Conference

2018 .06

900㎒ PLL 모듈의 설계 및 위상잡음 개선의 연구

오인열 ,  김형석 ,  박종화 외 1명

한국통신학회 학술대회논문집

2001 .07

Low Jitter PLL using Self-Biasing Technique

Wookwan Lee ,  Soo-Won Kim ,  Byeong-Chun So

대한전자공학회 ISOCC

2004 .10

초 광대역용 PLL 설계에 관한 연구

이용우 ,  이일규 ,  오승엽

한국인터넷방송통신학회 논문지

2010 .01

주파수 합성기를 위한 PLL 설계

김송욱 ,  김민호 ,  정정화

한국통신학회 학술대회논문집

1998 .07

주파수 합성기를 위한 PLL 설계 ( A Design of PLL for Frequency Synthesizer )

김송욱 ,  김민호 ,  정정화

한국통신학회 학술대회논문집

1998 .01

A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions

Reyyan AhmadKhan ,  Muhammad Noman Ash ,  af 외 1명

전력전자학회 학술대회 논문집

2017 .11

PLL(phase locked loop)을 이용한 No Spike 위상/주파수 검출기의 설계

최윤영 ,  김영민

대한전자공학회 학술대회

2003 .07

PLL 주파수 합성기에서 발생하는 위상잡음의 영향 ( The Effect on Phase Noise from PLL Frequency Synthesizer )

조형래 ,  최정수

한국전자파학회논문지

2001 .10

주파수 동기를 위한 저 잡음 2.5V 300㎒ CMOS PLL

권진규 ,  이종화 ,  조상복

대한전자공학회 학술대회

2003 .07

무정전전원장치에 적합한 주파수 제한기와 안티 와인드업을 가지는 새로운 3상 전원각 정보 추출 방식

지준근

한국산학기술학회 논문지

2006 .12

두 개의 Phase Frequency Detector를 가지고 있는 Charge Pump PLL의 최적설계에 관한 연구

禹榮信 ,  張永民 ,  成萬永

전기학회논문지 D

2001 .10

Design of Offset Self-Biased PLL for Low Jitter

Youchul Jeong ,  Joungho Kim

대한전자공학회 ISOCC

2005 .10

Benchmarking of Small-signal Dynamics of single-phase PLLs

Chong Zhang ,  Xiongfei Wang ,  F 외 3명

ICPE(ISPE)논문집

2015 .06

고속 저잡음 PLL 클럭 발생기

조정환 ,  정정화

전자공학회논문지-IE

2002 .09