메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.7 No.2
발행연도
2007.6
수록면
76 - 81 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Threshold voltage (V<SUB>th</SUB>) modeling of doublegate (DG) MOSFETs was performed, for the first time, by considering barrier lowering in the short channel devices. As the gate length of DG MOSFETs scales down, the overlapped charge-sharing length (x<SUB>h</SUB>) in the channel which is related to the barrier lowering becomes very important. A fitting parameter δ<SUB>w</SUB> was introduced semiempirically with the fin body width and body doping concentration for higher accuracy. The V<SUB>th</SUB> model predicted well the V<SUB>th</SUB> behavior with fin body thickness, body doping concentration, and gate length. Our compact model makes an accurate V<SUB>th</SUB> prediction of DG devices with the gate length up to 20-㎚.
#Barrier lowering #Bulk FinFET #double-gate #modeling #threshold voltage

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. DEVICE STRUCTURE
Ⅲ. VTH MODEL AND VERIFICATION
Ⅳ. CONCLUSION
ACKNOWLEDGMENTS
REFERENCES

참고문헌 (0)

참고문헌 신청
참고문헌이 DBpia에서 서비스 중이라면, [참고문헌 신청]을 통해 등록해보세요

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

Effective Estimation Method of Routing Congestion at Floorplan Stage for 3D ICs
Byung-Gyu Ahn ,  Jaehwan Kim ,  Wen 외 2명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2011 .12
Analysis of Subthreshold Behavior of FinFET using Taurus
Balasub ,  amanian Mu ,  ugan 외 3명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2007 .03
A 3.3-V Low-Power Compact Driver for Multi-Standard Physical Layer
Joon-Young Pa ,  k ,  Jin-Hee Lee 외 1명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2007 .03
A Design Guide of 3-stage CMOS Operational Amplifier with Nested Gm-C Frequency Compensation
Jae-Seung Lee ,  Jun Hyun Bae ,  Ho-Young Kim 외 4명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2007 .03
A 32㎚ and 0.9V CMOS Phase-Locked Loop with Leakage Current and Power Supply Noise Compensation
Kyung Ki Kim ,  Yong-Bin Kim JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2007 .03

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-016815900