메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Byung-Gyu Ahn (Hanyang University) Jaehwan Kim (Hanyang University) Wenrui Li (Hanyang University) Jong-Wha Chong (Hanyang University)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.11 No.4
발행연도
2011.12
수록면
344 - 350 (7page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Higher integrated density in 3D ICs also brings the difficulties of routing, which can cause the routing failure or re-design from beginning. Hence, precise congestion estimation at the early physical design stage such as floorplan is beneficial to reduce the total design time cost. In this paper, an effective estimation method of routing congestion is proposed for 3D ICs at floorplan stage. This method uses synthesized virtual signal nets, power/ground network and clock network to achieve the estimation. During the synthesis, the TSV location is also under consideration. The experiments indicate that our proposed method had small difference with the estimation result got at the post-placement stage. Furthermore, the comparison of congestion maps obtained with our method and global router demonstrates that our estimation method is able to predict the congestion hot spots accurately.
#Congestion estimation #floorplan stage #3D IC #EDA #VLSI

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. PROPOSED ESTIMATION METHOD
Ⅲ. EXPERIMENTS
Ⅳ. CONCLUSIONS
ACKNOWLEDGMENTS
REFERENCES

참고문헌 (12)

참고문헌 신청
1. [단행본] - P. Saxena / 2007 / Routing Congestion in VLSI Circuit: Estimation and Optimization / Springer google schola 2. [학술지(정기간행물)] - C. Sham / 2009 / Congestion Prediction in Early Stages of Physical Design / ACM Trans. on Design Automation of Electronic Systems 14 (1) google schola 3. [학술대회논문] - Y. Hsieh / 2004 / A new effective congestion model in floorplan design / Design, Automation and Test in Europe Conf. and Exhibition, 2004. Proc : 1204 ~ 1209 google schola 4. [학술지(정기간행물)] - X. Yang / 2002 / Congestion estimation during top-down placement / IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems 21 (1) : 72 ~ 80 google schola 5. [학술대회논문] - L. Cheng / 2004 / Congestion estimation for 3D routing / VLSI, 2004. Proc. IEEE Computer society Annual Symp. on : 239 ~ 240 google schola

이 논문의 저자 정보

이 논문과 함께 이용한 논문

Threshold Voltage Modeling of Double-Gate MOSFETs by Considering Barrier Lowering
Byung-Kil Choi ,  Ki-Heung Pa ,  k 외 3명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2007 .06
A Sense Amplifier Scheme with Offset Cancellation for Giga-bit DRAM
Hee-Bok Kang ,  Suk-Kyoung Hong ,  Heon-Yong Chang 외 7명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2007 .06
Analysis of Subthreshold Behavior of FinFET using Taurus
Balasub ,  amanian Mu ,  ugan 외 3명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2007 .03
A 3.3-V Low-Power Compact Driver for Multi-Standard Physical Layer
Joon-Young Pa ,  k ,  Jin-Hee Lee 외 1명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2007 .03
A Design Guide of 3-stage CMOS Operational Amplifier with Nested Gm-C Frequency Compensation
Jae-Seung Lee ,  Jun Hyun Bae ,  Ho-Young Kim 외 4명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2007 .03

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-001351438