개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.6 No.2
- 발행연도
- 2006.6
- 수록면
- 61 - 67 (7page)
이용수
초록· 키워드
오류제보하기
We fabricate local damascene FinFET cell array in sub-60nm feature sized DRAM. The local damascene structure can remove passing-gate-effects in FinFET cell array. p+ boron in-situ doped polysilicon is chosen for the gate material, and we obtain a uniform distribution of threshold voltages at around 0.7V. Sub-threshold swing of 75㎷/d and extrapolated off-state leakage current of 0.03fA are obtained, which are much suppressed values against those of recessed channel array transistors. We also obtain a few times higher on-state current. Based on the improved on- and off-state current characteristics, we expect that the FinFET cell array could be a new mainstream structure in sub-60nm DRAM devices, satisfying high density, low power, and high-speed device requirements.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. FABRICATION PROCESS
Ⅲ. RESULTS AND DISCUSSION
Ⅳ. CONCLUSIONS
REFERENCES
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Design Consideration of Bulk FinFETs with Locally-Separated-Channel Structures for Sub-50 nm DRAM Cell Transistors
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2008 .06
-
n-FinFET과 p-FinFET의 스페이서 길이에 따른 충돌이온화 특성 비교
대한전자공학회 학술대회
2015 .06
-
Portfolio of FinFET Memories: Innovative Techniques for an Emerging Technology
대한전자공학회 ISOCC
2008 .11
-
Design of 10 ㎚ FinFETs with Gate-to-Source/Drain Underlap Structure
대한전자공학회 학술대회
2007 .11
-
Self Heating Effects in Sub-nm Scale FinFETs
전기전자재료학회논문지
2020 .01
-
Strained Si on Insulator as Potential Material for Forced Stacked Multi-threshold FinFET Based Inverter Considering Ultra Low-Power Applications
Transactions on Electrical and Electronic Materials
2019 .01
-
3-D Simulation of Nanoscale SOI n-FinFET at a Gate Length of 8 nm Using ATLAS SILVACO
Transactions on Electrical and Electronic Materials
2015 .01
-
Performance Optimization Study of FinFETs Considering Parasitic Capacitance and Resistance
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2014 .10
-
Low-Power Fully Digital Voltage Sensor using 32-nm FinFETs
IEIE Transactions on Smart Processing & Computing
2016 .02
-
고집적 DRAM Cell 에 대한 연구 ( The Study of High Density DRAM Cell Structure )
대한전자공학회 학술대회
1989 .01
-
Studies on Cu Damascene Processes for 1 Gbit DRAM
대한전자공학회 학술대회
1998 .01
-
Design and Analysis of Sub-10 nm Junctionless Fin-Shaped Field-Effect Transistors
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2014 .10
-
2차원 양자 역학적 모델링 및 시뮬레이션
대한전자공학회 학술대회
2003 .07
-
I/O FinFET에서 로컬도핑에 대한 고온캐리어 열화 효과 분석
대한전자공학회 학술대회
2015 .06
-
고밀도 DRAM Cell의 새로운 구조에 관한 연구 ( A Study on New High Density DRAM Cell )
전자공학회논문지
1989 .06
-
3차원 포아송방정식을 이용한 FinFET의 포텐셜분포 모델
한국정보통신학회논문지
2009 .04
-
DRAM 특집을 내면서
전기의세계
1989 .04
-
Low Voltage Program/Erase Characteristics of Si Nanocrystal Memory with Damascene Gate FinFET on Bulk Si Wafer
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2006 .06
-
나노구조 FinFET에서 게이트산화막의 특성에 따른 터널링의 변화 분석
한국정보통신학회논문지
2008 .09
-
실제적 구조를 가진 벌크 및 SOI FinFET에서 발생하는 동적 self-heating 효과
전자공학회논문지
2015 .10
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-015670972