지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2005.10
- 수록면
- 47 - 54 (8page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 불완전명세(incompletely-specified)를 가진 상태전이그래프(state transition graph: STG)상에서 리던던트 고장(redundant faults)수를 줄여 테스트를 용이하게 하기 위한 새로운 동기 순차회로의 합성방법을 제안한다. 이 STG 합성법에는 1) 구별전이(distinguishable transition)을 이용하여 무정의상태(undefined states)와 불완전명세된 입력전이를 추가하고, 2) 가능한 한 강연결(strongly-connected)이 되도록 하는 방법을 사용한다. 제안된 방법을 이용하여 MCNC 벤치마크 회로에 대해 실험한 결과, 대부분의 회로에 대해 무해 고장의 수가 현격히 줄어들어 높은 고장검출을 얻었다.
목차
요약
Abstract
Ⅰ. Introduction
Ⅱ. Preliminaries
Ⅲ. Synthesis for Testability on an Incompletely Specified Using Undefined States
Ⅳ. Experimental Results
Ⅴ. Conclusion
References
저자소개
참고문헌 (11)
참고문헌 신청
[학술지(정기간행물)] - H.-K. Tony Ma / / IEEE Trans. on CAD 9 : 8 ~ 18
[학술지(정기간행물)] - I. Pomeranz / sep.1993. / Classification of faults in synchronous sequential circuits 42
[학술지(정기간행물)] - S. M. Reddy / 1999. / New procedures for identifying undetectable and redundant faults in synchronous sequential circuits : 275 ~ 281
[학술지(정기간행물)] - D. E. Long / May1995. / Identifying sequentially untestable faults using illegal states : 4 ~ 11
[학술지(정기간행물)] - K.-T. Cheng / 1991.06 / On removing redundancy in sequential circuits : 164 ~ 169
[학술지(정기간행물)] - I. Pomeranz / sep.1993. / Classification of faults in synchronous sequential circuits 42
[학술지(정기간행물)] - S. M. Reddy / 1999. / New procedures for identifying undetectable and redundant faults in synchronous sequential circuits : 275 ~ 281
[학술지(정기간행물)] - D. E. Long / May1995. / Identifying sequentially untestable faults using illegal states : 4 ~ 11
[학술지(정기간행물)] - K.-T. Cheng / 1991.06 / On removing redundancy in sequential circuits : 164 ~ 169
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
결정성 신호 전이 그래프로부터 속도 독립 회로의 합성 알고리즘
(구)정보과학회논문지
1994 .06
-
Scalable-Delay-Insensitive Optimization based on Lock Relation
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
-
신호 전이 그래프로부터 속도 독립 회로의 합성 알고리즘
(구)정보과학회논문지
1994 .11
-
속도 독립 회로를 위한 직접 합성 시스템
정보과학회논문지 : 시스템 및 이론
2001 .02
-
시간 제한 조건을 가진 결정성 신호 전이 그래프로부터 비동기 회로의 합성
정보과학회논문지 : 시스템 및 이론
2000 .02
-
속도독립회로의 무해고장특성 ( Redundant Fault Characteristics of Speed Independent Circuits )
대한전자공학회 학술대회
1998 .07
-
속도독립회로의 무해고장특성
대한전자공학회 학술대회
1998 .06
-
불완전하게 규제된 순서회로의 내부상태의 단위화방법 ( A Method for Minimizing the Number of Internal States in Incompletely Specified Sequential Networks )
전자공학회지
1967 .12
-
순차 회로의 지연 고장 검출을 위한 새로운 스캔 설계
전기학회논문지 A
1999 .09
-
순차회로를 위한 검사성 분석법의 확장 ( An Extension of Testability Analysis for Sequential Circuits )
전자공학회논문지-A
1995 .04
-
비동기식 순차 및 병행 제어 회로의 직접 합성 규칙
한국정보기술학회논문지
2013 .08
-
순차 회로의 효율적인 지연 고장 검출을 위한 새로운 테스트 알고리듬 및 스캔 구조
전자공학회논문지-SD
2000 .11
-
Deterministic 신호 전이 그래프로부터 Speed-independent 회로의 자동 합성
대한전자공학회 학술대회
1993 .11
-
Deterministic 신호 전이 그래프로부터 Speed-independent 회로의 자동 합성 ( Automatic Synthesis of Speed-independent Circuits from Deterministic Signal Transition Graphs )
대한전자공학회 학술대회
1993 .11
-
개선된 테스트 용이화를 위한 점진적 개선 방식의 데이타 경로 합성 알고리즘
정보과학회논문지 : 시스템 및 이론
2002 .06
-
전류 테스팅을 위한 객체 기반의 무해고장 검출 기법
한국통신학회논문지
2002 .01
-
저 전력소모와 높은 테스트용이성을 위한 새로운 논리 변환 방법
전자공학회논문지-SD
2003 .09
-
순차 회로를 위한 효율적인 지연 고장 테스트 알고리듬
대한전기학회 학술대회 논문집
1999 .11
-
회로 분할에 의한 순차회로의 테스트생성 ( Test Generation for Sequential Circuits Based on Circuit Partitioning )
전자공학회논문지-C
1998 .04
-
신호선의 상관관계를 고려한 개선된 테스트용이도 분석 알고리즘
한국산학기술학회 논문지
2003 .03
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-018204543