지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 1996.1
- 수록면
- 49 - 58 (10page)
이용수
이 논문의 연구 히스토리 (6)
1997
고밀도 메모리 테스트를 위한 랜덤 BIST의 비교분석
박종욱
,
박경택
,
조상욱
외 1명
한국정보과학회 학술발표논문집
1997.10
학술대회자료
고밀도 메모리 테스트를 위한 개선된 랜덤 BIST의 구현 ( A Design of Improved Random Built-In Self Test for Resting of High Density Memory Chips )
박종욱
,
박경택
,
박성주
대한전자공학회 학술대회
1997.07
학술대회자료
고밀도 메모리 테스트를 위한 개선된 랜덤 BIST의 구현
박종욱
,
박경택
,
박성주
대한전자공학회 학술대회
1997.06
학술대회자료
1996
PRPG를 이용한 고밀도 메모리 BIST 패턴생성기의 설계
박종욱
,
박성주
대한전자공학회 학술대회
1996.11
학술대회자료
PRPG를 이용한 고밀도 메모리 BIST 패턴생성기의 설계 ( A Design of New Pseudo Random PAttern Generator for High Density Memory Built-In Self Test )
박종욱
,
박성주
대한전자공학회 학술대회
1996.11
학술대회자료
개선된 랜덤패턴 생성기를 이용한 고밀도 메모리 Built-In Self Test 회로의 설계 ( A New Pseudo Random Pattern Generator for High Density Memory Built-In Self Test )
박종욱
,
박성주
CAD 및 VLSI 설계연구회지
1996.01
학술저널
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
PRPG를 이용한 고밀도 메모리 BIST 패턴생성기의 설계
대한전자공학회 학술대회
1996 .11
-
PRPG를 이용한 고밀도 메모리 BIST 패턴생성기의 설계 ( A Design of New Pseudo Random PAttern Generator for High Density Memory Built-In Self Test )
대한전자공학회 학술대회
1996 .11
-
고밀도 메모리 테스트를 위한 개선된 랜덤 BIST의 구현
대한전자공학회 학술대회
1997 .06
-
고밀도 메모리 테스트를 위한 개선된 랜덤 BIST의 구현 ( A Design of Improved Random Built-In Self Test for Resting of High Density Memory Chips )
대한전자공학회 학술대회
1997 .07
-
Built-In Self Test 방식에 의한 순서회로의 설계 ( Design of Sequential Circuit Using Built-In Self Test Method )
전자공학회논문지
1987 .09
-
Built-In Self Test를 위한 패턴 생성기와 응답 분석기의 설계에 관한 연구 ( A Study on the Design of Pattern Generator and Signature Analyzer for Built-In Self Test )
대한전자공학회 학술대회
1994 .01
-
랜덤 치환 고속 발생기 설계 및 응용
정보보호학회지
1993 .03
-
내장된 메모리 테스트를 위한 랜덤 BIST의 비교분석
대한전자공학회 학술대회
1999 .11
-
고밀도 메모리 테스트를 위한 랜덤 BIST의 비교분석
한국정보과학회 학술발표논문집
1997 .10
-
관계행열을 이용한 회로의 의사-전체검사 패턴 생성 ( Generation of Pseudo-exhaustive Test Patterns Using D ( N ) for the Circuit Under Test )
전자공학회논문지
1990 .07
-
CMOS 테스트를 위한 Built-In Self-Test 회로 설계 ( A Built-In Self-Test Method for CMOS Circuits )
전자공학회논문지-B
1992 .09
-
가중치 랜덤패턴을 이용한 고밀도 DRAM 테스트 생성회로의 설계
정보과학회논문지(A)
1997 .06
-
고장위치 검출 가능한 BIST용 패턴발생 회로의 설계 ( Design of Fault Position Detectable Pattern Generator for Built-In Self Test )
한국통신학회논문지
1993 .10
-
의사랜덤코드를 이용한 홀로그래픽 메모리 시스템의 위상 다중화 인코딩에 관한 연구
대한전자공학회 학술대회
1999 .06
-
Implementation of a Built-In Self Test Circuit for Super High Density Memory Test Using the New Tiling Method
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
-
근사 주기를 이용한 새로운 랜덤성 테스트 기법
정보과학회논문지 : 컴퓨팅의 실제 및 레터
2010 .06
-
5㎓ 저잡음 증폭기를 위한 새로운 Built-In Self-Test 회로
한국정보통신학회논문지
2005 .08
-
내장 자가 검사 회로의 설계
대한전자공학회 학술대회
1999 .06
-
IEC61850 기반의 Gateway 개발을 위한 이슈에 관한 연구
대한전기학회 학술대회 논문집
2009 .07
-
Logic Built In Self Test 구조의 내부 특성 패턴 매칭 알고리즘
대한전기학회 학술대회 논문집
2008 .07
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-013226038