지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
- 발행연도
- 1988.1
- 수록면
- 282 - 286 (5page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Design of a Complementary Pass Gate Network for a Multiple-Valued Logic System
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1987 .01
-
Design of Quaternary Logic gate Using Double Pass-transistor Logic with neuron MOS Threshold gate
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
Logic Synthesis
CAD기술특강
1989 .01
-
Complementary Pass-Transistor Logic 회로의 모델링 및 최적 사이징 ( The Modeling and Optimal Sizing of Complementary Pass-Transistor Logic Circuits )
한국통신학회 학술대회논문집
1997 .01
-
뉴런 모스 기반의 4치 논리게이트를 이용한 동기식 4치 카운터 설계
전자공학회논문지-SD
2005 .03
-
AN APPROACH FOR LOGIC SYNTHESIS
ICVC : International Conference on VLSI and CAD
1989 .01
-
[소자부품최적화] Complementary Pass-transistor Logic 회로의 모델링 및 최적 사이징
한국통신학회 학술대회논문집
1997 .11
-
Logic Gate간의 상호 연결도 검증 ( Verification of Logic Gate Interconnectivity )
대한전자공학회 학술대회
1985 .01
-
Logic Synthesis and Optimization
CAD기술특강
1991 .01
-
A Logic Verification ＆ Synthesis System ( I ) ( A Logic Verification and Synthesis System ( 1 ) )
대한전자공학회 학술대회
1985 .01
-
LOGIC-CHECKER : A CORRECTING FUNCTION FOR GATE ERRORS IN LOGIC SIMULATION AND ITS IMPLEMENTATION
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1989 .01
-
New Dynamic Logic Gate Design Method for Improved TFT Circuit Performance
Journal of information display
2005 .01
-
A Universal Gate for Combinational Design of QCA Circuits
대한전자공학회 ISOCC
2009 .11
-
4치 A / D 변환기의 설계 ( Design of A Quaternary A / D Converter )
대한전자공학회 학술대회
1991 .01
-
By Pass System
시멘트
2000 .01
-
Comparative Study on the Structural Dependence of Logic Gate Delays in Double-Gate and Triple-Gate FinFETs
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2010 .06
-
A Novel Charge Recovery Logic Structure with Complementary Pass-transistor Network
대한전자공학회 ISOCC
2012 .11
-
Design of Quaternary Logic gate Using Double Pass-transistor Logic with neuron MOS Threshold gate
전기전자학회논문지
2004 .07
-
A Low Power Quaternary Interconnection with Synchronization
대한전자공학회 ISOCC
2005 .10
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-013184997