지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
초록· 키워드
오류제보하기
다치 논리 패스 게이트는 다치 논리를 구성하기 위한 중요한 소자이다. 본 논문에서는, 뉴런 임계 게이트를 갖는 2중 패스-트랜지스터 논리를 이용하여 4치 MIN(QMIN)/negated MIN(QNMIN) 게이트 그리고 4치 MAX(QMAX)/negated MAX(QNMAX) 게이트를 설계하였다. DPL은 입력 캐패시턴스의 증가 없이 게이트 속도를 향상 시켰다. 또한 대칭 배열과 2중 전송 특성을 갖는다. 임계 게이트는 다운 리터럴 회로(DLC)로 구성 된다. 제안된 게이트는 다양한 다치 임계 전압을 실현할 수 있다. 본 논문에서, 회로는 3V의 전원 전압을 사용하였고 0.35um N-Well 2-poly 4-metal CMOS 공정의 파라메터를 사용하였으며 모든 모의 실험은 HSPICE를 이용하였다.
목차
등록된 정보가 없습니다.
참고문헌 (8)
참고문헌 신청
[학술지(정기간행물)] - T.Higuchi / 1989. / Multiple-Valued Digital Processing System
[학술지(정기간행물)] - O. Ishizuka / / Synthesis of a pass transistor network applied to multi valued logic
[학술지(정기간행물)] - O.Ishizuka / 1987 / Simplification of pass transistor network and its applications
[학술지(정기간행물)] - Jing Shen / May1999 / Down literal circuit with neuron MOS transistor and its applications : 180 ~ 185
[학술지(정기간행물)] - Makato Suzuki et al / nov1993. / A 1.5ns 32-b CMOS ALU in Double Pass-Transistor Logic IEEE Journal of Solid State Circuits 28.
[학술지(정기간행물)] - O. Ishizuka / / Synthesis of a pass transistor network applied to multi valued logic
[학술지(정기간행물)] - O.Ishizuka / 1987 / Simplification of pass transistor network and its applications
[학술지(정기간행물)] - Jing Shen / May1999 / Down literal circuit with neuron MOS transistor and its applications : 180 ~ 185
[학술지(정기간행물)] - Makato Suzuki et al / nov1993. / A 1.5ns 32-b CMOS ALU in Double Pass-Transistor Logic IEEE Journal of Solid State Circuits 28.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Design of Quaternary Logic gate Using Double Pass-transistor Logic with neuron MOS Threshold gate
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
게이트 · 레벨 논리 시뮬레이션 ( Gate Level Logic Simulation )
대한전자공학회 학술대회
1984 .01
-
뉴런 모스 기반의 4치 논리게이트를 이용한 동기식 4치 카운터 설계
전자공학회논문지-SD
2005 .03
-
게이트 레벨 논리 검증 시스템 ( A Gate Level Logic Verification System )
대한전자공학회 학술대회
1987 .05
-
새로운 전광 OR 논리 게이트
한국통신학회 기타 간행물
2001 .10
-
LED 배열을 이용한 광 논리 게이트에 관한 연구
한국통신학회 학술대회논문집
1984 .11
-
LED 배열을 이용한 광논리 게이트에 관한 연구 ( A Study on the Optical Logic Gate Using LED Array )
한국통신학회 학술대회논문집
1984 .01
-
양극성 이중 독립 게이트 실리콘 나노와이어 전계 효과 트랜지스터 설계
한국정보통신학회논문지
2015 .12
-
3치 논리 게이트를 이용한 3치 순차 논리 회로 설계
전자공학회논문지-SD
2003 .10
-
방전 논리게이트 플라즈마 디스플레이 패널의 논리게이트 방전특성
조명·전기설비학회논문지
2005 .09
-
게이트 길이와 게이트 폭에 따른 InGaZnO 박막 트랜지스터의 소자 특성 저하
한국정보통신학회논문지
2012 .06
-
게이트 및 기능 레벨 논리 시뮬레이터
대한전기학회 학술대회 논문집
1987 .07
-
Knowledge-Based 논리 시뮬레이션 알고리즘 및 게이트 모델링 ( A Knowledge-Based Logic Simulation Algorithm and Gate Modeling )
대한전자공학회 학술대회
1990 .07
-
평면 삼중-게이트 재구성 전계효과트랜지스터의 게이트 구조가 전달 특성에 미치는 영향
대한전자공학회 학술대회
2020 .08
-
이중게이트 구조의 Junctionless FET 의 성능 개선에 대한 연구
전기전자학회논문지
2015 .12
-
게이트전압에 따른 나노구조 이중게이트 MOSFET의 터널링전류 변화
한국정보통신학회논문지
2007 .05
-
게이트 및 기능 레벨 시뮬레이터 ( A Gate and Functional Level Logic Simulator )
대한전자공학회 학술대회
1987 .07
-
게이트 어레이 설계를 위한 시스템 구축 ( System Development for Gate Array Design )
대한전자공학회 학술대회
1987 .05
-
논리 게이트 모델링을 이용한 다이나믹 Cmos 회로의 테스트 생성 알고리듬 ( A Test Generation Algorithm For Dynamic Cmos Logic Circuits Using Logic Gate Modeling )
대한전자공학회 학술대회
1991 .07
-
논리 게이트 모델링을 이용한 다이나믹 CMOS 회로의 테스트 생성 알고리듬
대한전자공학회 학술대회
1991 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-056-001393403