지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 1992.12
- 수록면
- 1,484 - 1,493 (10page)
이용수
이 논문의 연구 히스토리 (11)
1993
부호치환 규칙을 이용한 광2 - 비트가산기 ( Optical 2 - bit Adder Using the Rule of Symbolic Substitution )
조웅호
,
배장근
,
김정우
외 2명
한국통신학회논문지
1993.06
학술저널
기호치환을 이용한 1-비트 광 가산기 구현 ( Implementation of Optical 1-bit Adder using Symbolic Substitution )
조웅호
,
김수중
대한전자공학회 학술대회
1993.01
학술대회자료
기호치환을 이용한 1-비트 광가산기 구현 ( Implementation of Optical 1-bit Adder Using Symbolic Substitution )
조웅호
,
김수중
한국통신학회 광전자공학 학술회의
1993.01
학술대회자료
1992
광병렬 가산기의 구성을 위한 알고리듬 제안 및 광학적인 구현 ( A Proposed Algorithm and its Optical Implementation for Optical Parallel Adder )
조웅호
,
배장근
,
노덕수
외 1명
전자공학회논문지-B
1992.12
학술저널
실시간 편광부호화에 의한 광병렬 가산기 구현 ( Implementation of Optical Parallel Adder using Polarization Coding )
조웅호
,
배장근
,
노덕수
외 1명
한국통신학회논문지
1992.12
학술저널
SS규칙을 이용한 2-비트가산기
조웅호
,
배장근
,
김성용
외 2명
한국통신학회 학술대회논문집
1992.11
학술대회자료
실시간 편광 부호화에 의한 광병렬 가신기 구현
조웅호
,
배장근
,
노덕수
외 1명
한국통신학회 학술대회논문집
1992.07
학술대회자료
광병렬 가산기의 구성을 위한 알고리즘 제안 및 광학적인 구현 ( Algorithm Proposal and Implementation for Optical Parallel Adder )
조웅호
,
배장근
,
노덕수
외 1명
대한전자공학회 학술대회
1992.01
학술대회자료
SS규칙을 이용한 2-비트가산기 ( 2-bit Adder using the Rule of Symbolic Substitution )
조웅호
,
배장근
,
김성용
외 2명
한국통신학회 학술대회논문집
1992.01
학술대회자료
실시간 편광 부호화에 의한 광병렬 가산기 구현 ( The Implementation of Optical Paraded Adder using Polarization Coding )
조웅호
,
배장근
,
노덕수
외 1명
한국통신학회 학술대회논문집
1992.01
학술대회자료
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
실시간 편광 부호화에 의한 광병렬 가산기 구현 ( The Implementation of Optical Paraded Adder using Polarization Coding )
한국통신학회 학술대회논문집
1992 .01
-
실시간 편광 부호화에 의한 광병렬 가신기 구현
한국통신학회 학술대회논문집
1992 .07
-
광병렬 가산기의 구성을 위한 알고리즘 제안 및 광학적인 구현 ( Algorithm Proposal and Implementation for Optical Parallel Adder )
대한전자공학회 학술대회
1992 .01
-
광병렬 가산기의 구성을 위한 알고리듬 제안 및 광학적인 구현 ( A Proposed Algorithm and its Optical Implementation for Optical Parallel Adder )
전자공학회논문지-B
1992 .12
-
기호치환을 이용한 1-비트 광 가산기 구현 ( Implementation of Optical 1-bit Adder using Symbolic Substitution )
대한전자공학회 학술대회
1993 .01
-
연산시간/회로면적 설계 공간 탐색을 통한 혼합가산기 기반 디지털 회로 설계
한국통신학회논문지
2009 .10
-
1 - 비트 기호치환 가산기의 광학적인 구현 ( Optical Implementation for 1 - bit Symbolic Substitution Adder )
전자공학회논문지-A
1994 .08
-
정수 선형 프로그래밍을 이용한 혼합 가산기 구조의 최적 설계
정보과학회논문지 : 시스템 및 이론
2007 .08
-
고속 연산을 위한 병렬 십진 부동소수점 가산기 설계
한국통신학회 학술대회논문집
2013 .06
-
고성능 가산기의 최적화 연구
한국통신학회논문지
2004 .05
-
T-gate를 이용한 GF(2²)상의 가산기 및 승산기 설계
전기전자학회논문지
2003 .07
-
다중입력 직렬가산기에 관한 연구 ( 대규모신경회로망에 적용가능한 구조 ) ( A Study on Multiple Input Serial Adder )
대한전자공학회 학술대회
1996 .01
-
혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구
대한전자공학회 학술대회
2006 .11
-
전류 모드 CMOS MVL을 이용한 CLA 방식의 병렬 가산기 설계 ( Design of Parallel adder with carry look-ahead using current-mode CMOS Multivalued Logic )
한국통신학회논문지
1993 .03
-
편광의존손실이 편광다중방식 전송시스템에 미치는 영향
한국통신학회 기타 간행물
2002 .10
-
New Multiple-Valued Parallel Processing Adder Without the Use of Redundant Code Representation
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1995 .01
-
고속 검사합 모듈의 가산기 구조에 대한 성능 평가의 비교 연구 ( A comparative study on the performance evaluation of adder architecture in high speed checksum module )
대한전자공학회 학술대회
1998 .01
-
보수 이론을 이용한 32비트 파이프라인 캐리 선택 가산기
전자공학회논문지-SD
2002 .09
-
병렬 가산기의 설계 및 성능 분석
한국정보과학회 학술발표논문집
1990 .10
-
완전동형암호로 암호화된 데이터에 적합한 산술 가산기의 구현 및 성능향상에 관한 연구
정보보호학회논문지
2017 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-567-012225220