지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
1993
1992
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
기호치환을 이용한 1-비트 광 가산기 구현 ( Implementation of Optical 1-bit Adder using Symbolic Substitution )
대한전자공학회 학술대회
1993 .01
기호치환을 이용한 1-비트 광가산기 구현 ( Implementation of Optical 1-bit Adder Using Symbolic Substitution )
한국통신학회 광전자공학 학술회의
1993 .01
부호치환 규칙을 이용한 광2 - 비트가산기 ( Optical 2 - bit Adder Using the Rule of Symbolic Substitution )
한국통신학회논문지
1993 .06
광병렬 가산기의 구성을 위한 알고리즘 제안 및 광학적인 구현 ( Algorithm Proposal and Implementation for Optical Parallel Adder )
대한전자공학회 학술대회
1992 .01
광병렬 가산기의 구성을 위한 알고리듬 제안 및 광학적인 구현 ( A Proposed Algorithm and its Optical Implementation for Optical Parallel Adder )
전자공학회논문지-B
1992 .12
SS규칙을 이용한 2-비트가산기 ( 2-bit Adder using the Rule of Symbolic Substitution )
한국통신학회 학술대회논문집
1992 .01
SS규칙을 이용한 2-비트가산기
한국통신학회 학술대회논문집
1992 .11
정수 선형 프로그래밍을 이용한 혼합 가산기 구조의 최적 설계
정보과학회논문지 : 시스템 및 이론
2007 .08
고성능 가산기의 최적화 연구
한국통신학회논문지
2004 .05
연산시간/회로면적 설계 공간 탐색을 통한 혼합가산기 기반 디지털 회로 설계
한국통신학회논문지
2009 .10
실시간 편광부호화에 의한 광병렬 가산기 구현 ( Implementation of Optical Parallel Adder using Polarization Coding )
한국통신학회논문지
1992 .12
결합 공간 부호화 방법을 이용한 두 단계 변형부호화자리수 가산기 구현
전자공학회논문지-SD
2001 .11
개선된 조건 합 가산기를 이용한 54x54-bit 곱셈기의 설계 ( Design of a 54x54-bit Multiplier Based on a Improved Conditional Sum Adder )
전자공학회논문지-SD
2000 .01
실시간 편광 부호화에 의한 광병렬 가산기 구현 ( The Implementation of Optical Paraded Adder using Polarization Coding )
한국통신학회 학술대회논문집
1992 .01
혼합 가산기를 위한 부가산기의 순서와 비트 할당 연구
대한전자공학회 학술대회
2006 .11
신경 회로망을 이용한 32-bit 부동 소수점 방식 가산기 설계
한국통신학회 학술대회논문집
1989 .11
보수 이론을 이용한 32비트 파이프라인 캐리 선택 가산기
전자공학회논문지-SD
2002 .09
칩 면적이 작고 동작속도가 빠른 32 비트 가산기 설계 및 구현 ( Design and Implementation of a 32 Bit Adder having Fast Performance and Small Size )
대한전자공학회 학술대회
1997 .01
T-gate를 이용한 GF(2²)상의 가산기 및 승산기 설계
전기전자학회논문지
2003 .07
[광파 및 양자전자] Triple rail-coding 입력과 기호치환을 이용한 변형부호화자리수 가산기 구현
전자공학회논문지-SD
2004 .06
0