메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
조근호 (Seokyeong University)
저널정보
한국전기전자학회 전기전자학회논문지 전기전자학회논문지 제28권 제3호
발행연도
2024.9
수록면
337 - 341 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
실리콘 기반 집적회로의 제조 공정이 물리적 한계에 가까워짐에 따라 이를 극복하기 위한 반도체 물질에 많은 관심이 집중되고 있다. 탄소나노튜브(CNT)는 우수한 전기 수송 및 스케일링 특성을 가진 가장 경쟁력 있는 소재 중 하나로 많은 관심을 받고 있으며, 이러한 CNT를 활용한 CNTFET은 차세대 반도체 소자로 많은 인기를 얻고 있다. 하지만, CNT를 웨이퍼 위에 일정한 방향과 간격으로 배치시키는 기술이 아직 충분히 성숙하지 않아 CNTFET만으로 필요한 모든 회로를 구성하기에는 어려움이 있다. 따라서, MOSFET과 CNTFET을 함께 사용하는 hybrid 구성에 관심이 커지고 있다. SRAM은 마이크로프로세서에서 캐시 역할을 하며 마이크로프로세서 성능에 중요한 영향을 미치는 회로블록이기 때문에 기존 SRAM을 hybrid 형태로 구현하고자 하는 연구가 꾸준히 진행되고 있다. 따라서, 본 논문에서는 기존의 hybrid 6T SRAM을 기반으로 hybrid 8T SRAM 디자인 방법에 대해 설명하고 두 회로 사이의 성능차에 대해 논의하고자 한다.

목차

Abstract
요약
I. 서론
II. 본론
III. 결론
References

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-151-25-02-092339868