지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2023.7
- 수록면
- 3 - 9 (7page)
- DOI
- 10.5573/ieie.2023.60.7.3
이용수
초록· 키워드
오류제보하기
본 논문은 생체신호 처리를 위해 이진탐색방법으로 스플릿 커패시터 및 공정 변화의 교정이 가능한 12비트 SAR ADC를 제안한다. 기존의 SAR ADC에 교정 스위치 논리회로 및 스플릿 커패시터 어레이를 탑재하여 설계하였다. 4번의 이진탐색방법을 통해 공정 편차(σ)에 따라 스플릿 커패시터의 달라지는 값을 기존의 교정방식에 비해 빠르고 정확하게 찾아내도록 하였다. 교정 스위치 논리회로를 통해 스플릿 커패시터를 -2σ~σ까지 교정할 수 있다. 제안하는 SAR ADC는 CMOS 28nm 공정, 1-poly 8-metal을 사용하여 구현하였고 공급전압은 1V이다. 레이아웃 면적은 939μm × 450μm이다. 모의실험 결과, 소모 전력은 25.4uW(아날로그 전력: 13.3μW, 디지털 전력: 12.1μW)이며, DNL/INL은 ±1LSB / ±1.1LSB이다. ENoB은 10.7비트, FoM은 33.6fJ/step 이다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 제안하는 SAR ADC 설계 방법론
Ⅲ. 제안하는 SAR ADC의 구현
Ⅳ. 실험 결과 및 고찰
Ⅳ. 결론
REFERENCES
참고문헌 (9)
참고문헌 신청
Min-Seong Kang, Kwang-Sub Yoon, “Design of A Reconfigurable Low Power High Resolution Hybrid Analog to Digital Converter”, Journal of the Institute of Electronics and Information Engineers, vol 59, no. 9, pp. 935-941, Sep, 2022.
L. Somappa and M. S. Baghini, “Continuous-Time Hybrid ΔΣ Modulators for Sub-μW Power Multichannel Biomedical Applications,” IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 30, no. 4, pp. 406-417, Apr. 2022.
X. Zhou, X. Gui, M. Gusev, N. Ackovska, Y. Zhang and L. Geng, “A 12-Bit 20-kS/s 640-nW SAR ADC With a VCDL-Based Open-Loop Time-Domain Comparator,” IEEE Trans. Circuits Syst. II, Exp. Briefs, vol. 69, no. 2, pp. 359-363, Feb. 2022.
M. Vafaei, M.R. Hosseini, E. Abiri, M.R. Salehi, “A 0.2-V 1.2 nW 1-KS/s SAR ADC with a novel comparator structure for biomedical applications,” Integr. VLSI J, vol. 88, no. C, pp. 362-370, Jan. 2023.
W. Mao, Y. Li, C. -H. Heng and Y. Lian, “A low power 12-bit 1-kS/s SAR ADC for biomedical signal processing,” IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 66, no. 2, pp. 477-488, Feb. 2019.
L. Somappa and M. S. Baghini, “Continuous-Time Hybrid ΔΣ Modulators for Sub-μW Power Multichannel Biomedical Applications,” IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 30, no. 4, pp. 406-417, Apr. 2022.
X. Zhou, X. Gui, M. Gusev, N. Ackovska, Y. Zhang and L. Geng, “A 12-Bit 20-kS/s 640-nW SAR ADC With a VCDL-Based Open-Loop Time-Domain Comparator,” IEEE Trans. Circuits Syst. II, Exp. Briefs, vol. 69, no. 2, pp. 359-363, Feb. 2022.
M. Vafaei, M.R. Hosseini, E. Abiri, M.R. Salehi, “A 0.2-V 1.2 nW 1-KS/s SAR ADC with a novel comparator structure for biomedical applications,” Integr. VLSI J, vol. 88, no. C, pp. 362-370, Jan. 2023.
W. Mao, Y. Li, C. -H. Heng and Y. Lian, “A low power 12-bit 1-kS/s SAR ADC for biomedical signal processing,” IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 66, no. 2, pp. 477-488, Feb. 2019.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
싱글 슬로프 비트 이동 방법을 사용한 12~14-bit 재구성 가능 SAR-SS 하이브리드 ADC 설계
전기전자학회논문지
2023 .06
-
재구성 가능한 저전력 고해상도의 하이브리드 ADC 설계
전자공학회논문지
2022 .09
-
자체 보정 CDAC를 이용한 10비트 20MS/s 비동기 축차근사형 ADC
전기전자학회논문지
2019 .03
-
소자 부정합에 덜 민감한 12비트 60MS/s 0.18um CMOS Flash-SAR ADC
전자공학회논문지
2016 .07
-
Split-Capacitive SAR-ADC based on Efficient Code-Width Calibration
대한전자공학회 학술대회
2024 .11
-
점프탐색 알고리즘을 이용한 재구성가능 SAR/SS 하이브리드 ADC
전자공학회논문지
2023 .06
-
Reference Driver를 사용한 10비트 10MS/s 축차근사형 아날로그-디지털 변환기
한국정보통신학회논문지
2016 .12
-
보정기법 없이 채널 간 오프셋 부정합을 최소화한 2x Interleaved 10비트 120MS/s 파이프라인 SAR ADC
전자공학회논문지
2015 .09
-
Foreground Digital Calibration for Split-Capacitor DAC in SAR ADC
대한전자공학회 학술대회
2022 .11
-
C-DAC 비트 스위치에 다른 샘플링 시간을 인가하는 12-bit, 10-Msps SAR A/D 변환기 설계
전기전자학회논문지
2020 .12
-
A 12 bit 750 kS/s 0.13 mW Dual-sampling SAR ADC
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .12
-
에너지 소모량과 면적을 개선한 하이브리드 SAR ADC
한국전자파학회논문지
2021 .09
-
저전력 37uW 10-bit 모노토닉 축차비교형 아날로그 디지털 변환기
대한전자공학회 학술대회
2023 .06
-
C-DAC Array내 선형성을 향상시킨 10비트 CMOS SAR ADC 설계
전자공학회논문지
2017 .02
-
An 80 dB Second-order Noise Shaping SAR ADC using Differential Integral Capacitors and Comparator with Voltage Gain Calibration
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .08
-
오프셋 보정기술을 이용한 8비트 200MS/s 축차 근사형 아날로그-디지털 변환기 설계
대한전자공학회 학술대회
2024 .11
-
A 10-bit, 50-MS/s Cyclic and SAR Combined Two-stage ADC with Gain Error Calibration
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .12
-
비이진 기법을 사용한 9.5-ENOB 10비트 409MS/s 파이프라인 축차 근사형 아날로그-디지털 변환기 설계
대한전자공학회 학술대회
2024 .11
-
자가보정을 위한 Averaging-Stage 기반 Split SAR 아날로그-디지털 컨버터
대한전자공학회 학술대회
2020 .08
-
8-bit 2-step Flash-SAR ADC
대한전자공학회 학술대회
2024 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
Dynamic Bias Preamplifier 기반 Comparator를 이용한 저전력 고성능 SAR ADC 구현 및 분석
김우영
,
김수환
대한전자공학회 학술대회
2022
.11
Kickback Noise 저감 비교기를 사용한 고속의 8-bit SAR ADC
곽호진
,
손혁태
,
고형호
대한전자공학회 학술대회
2022
.11
이진 탐색 알고리즘을 이용한 능동 노이즈 제거용 보정 계수 고속 적용 기법
안중현
,
박대진
한국정보통신학회논문지
2021
.11
락-프리 기반 이진 탐색 트리 설계 및 구현
이상묵
,
이민욱
,
이상진
외 2명
한국정보과학회 학술발표논문집
2021
.06
최근 본 자료
댓글(0)
0