지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 한국전기전자재료학회 Transactions on Electrical and Electronic Materials Transactions on Electrical and Electronic Materials 제23권 제3호
- 발행연도
- 2022.6
- 수록면
- 272 - 287 (16page)
- DOI
- https://doi.org/10.1007/s42341-021-00346-9
이용수
초록· 키워드
오류제보하기
In this paper, we have investigated the stability and power consumption of an 8 transistor (8 T) carbon nanotube fi eld-eff ect transistor (CNTFET) based static random-access memory (SRAM) cell. The power and noise performances of the proposed 8 T CNTFET SRAM cell are observed for write, hold and read operations. The power consumption and noise margin of the proposed 8 T CNTFET SRAM cell are compared with that of conventional 6 T and 8 T CNTFET SRAM cells. From the simulation results, it is noted that during the write, hold, and read operations, the proposed structure consumes less power than the conventional CNTFET SRAM cells. The proposed 8 T CNTFET SRAM cell provides greater write and hold modes stability than conventional CNTFET SRAM cells, which is measured by calculating static noise margin (SNM). The performance of CNTFET depends on several parameters like dielectric constant (Kox), oxide thickness (Hox), supply voltage, pitch value, and temperature. The eff ect of these parameters on the power and stability of the conventional and proposedCNTFET SRAM cells are observed. It is noted that the proposed 8 T CNTFET SRAM cell provides good stability during PVT variation and consumes less power than conventional 6 T and 8 T CNTFET SRAM cells. The performance metrics of the proposed 8 T CNTFET SRAM are observed for both pre-layout and post-layout simulations. All the simulations are performed using the Stanford University 32 nm CNTFET model with the HSPICE simulation tool.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
탄소나노튜브 부분 밀도 변화에 의한 CNTFET SRAM 성능 변화에 대한 연구
전기전자학회논문지
2022 .03
-
공정 편차가 하이브리드 MOSFET-CNTFET 기반 SRAM의 성능에 미치는 영향에 대한 연구
전기전자학회논문지
2023 .09
-
CNTFET 기반 회로 성능의 공정 편차 영향 분석을 위한 정확도 향상 방법
전기전자학회논문지
2018 .06
-
Investigation of Hetero - Material - Gate in CNTFETs for Ultra Low Power Circuits
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .02
-
CNTFET 기반 회로 설계를 위한 공정 편차 분석에 관한 연구
전기전자학회논문지
2018 .03
-
Radiation tolerant capacitor-SRAM without area overhead
Nuclear Engineering and Technology
2024 .08
-
읽기 전력 감소를 위한 SRAM Cell 설계
대한전자공학회 학술대회
2017 .06
-
6T-/8T-SRAM bit-cell의 읽기/쓰기 성능에 대한 정량적 분석
대한전자공학회 학술대회
2023 .06
-
Novel Design of 8T Ternary SRAM for Low Power Sensor System
센서학회지
2024 .05
-
ETRI 0.5um 공정을 이용한 6T SRAM 및 8T SRAM 설계 및 분석
대한전자공학회 학술대회
2024 .06
-
저 전력 소모와 Static Noise Margin 확보를 위한 10T - SRAM 회로의 16 X 16 (256) Array 구조 설계와 분석
대한전자공학회 학술대회
2021 .11
-
A Single-Ended 6T1D SRAM Cell With Feedback-fade Write Access for Near-threshold Operation
대한전자공학회 학술대회
2015 .11
-
Static Noise Margin과 전류 개선을 위한 SRAM 구조 설계 및 분석
대한전자공학회 학술대회
2021 .06
-
Low Power Convolution Operator using 12T SRAM for CNN
대한전자공학회 학술대회
2021 .06
-
FinFET SRAM Cells with Asymmetrical Bitline Access Transistors for Enhanced Read Stability
Transactions on Electrical and Electronic Materials
2015 .01
-
탄소나노튜브 밀도를 고려한 CNTFET SRAM 디자인 방법에 관한 연구
전기전자학회논문지
2021 .09
-
베이지안 학습 기반 SRAM 속도 최적화를 위한 자동 설계 기법
대한전자공학회 학술대회
2023 .06
-
CNTFET Based Ternary 1-Trit & 2-Trit Comparators for Low Power High-Performance Applications
Transactions on Electrical and Electronic Materials
2021 .12
-
Beam forming 기술에서 사용하기 위한 10T-SRAM을 활용한 CNN 알고리즘 프로세스 인 메모리
대한전자공학회 학술대회
2021 .06
-
Hybrid 8T SRAM 설계 방법에 관한 연구
전기전자학회논문지
2024 .09
이 논문의 저자 정보
최근 본 자료
댓글(0)
0