A Novel Compensation Method for KOH Etching of ( 110 ) Silicon

김병욱 ,  조동일

대한전자공학회 학술대회

1998 .01

Novel Bumping Process for Solder on Pad Technology

Kwang-Seong Choi ,  Ho-Eun Bae ,  Hyun-Cheol Bae 외 1명

[ETRI] ETRI Journal

2013 .04

Novel Bumping Material for Solder-on-Pad Technology

Kwang-Seong Choi ,  Sun-Woo Chu ,  Jong-Jin Lee 외 5명

[ETRI] ETRI Journal

2011 .08

Flip Chip의 Solder Bump 형성을 위한 Ni/Au 무전해 도금 공정 연구

조민교 ,  오무형 ,  박종완

한국재료학회 학술발표대회

1995 .01

Reactive Ion Etching 방법에 의한 Silicon 의 Deep Groove Etching ( Deep Groove Etching of Silicon by Reactive Ion Etching )

박성호 ,  전영진 ,  박신종

대한전자공학회 학술대회

1985 .01

Reactive Ion Etching 방법에 의한 Silicon의 Deep Groove Etching

박성호 ,  전영진 ,  박신종

대한전자공학회 학술대회

1985 .06

플립 칩 공정용 솔더 범핑 도금액

김동현 ,  김건호 ,  이성준 외 1명

한국표면공학회 학술발표회 초록집

2019 .05

플립 칩 본딩을 위한 솔더 범핑

정재필 ,  이희열 ,  전지헌

대한용접·접합학회지

2008 .02

Pb / In Solder Bump Formation For a Flip-Chip Bonding Technique at High Speed Optical Communication Devices

Hak Soo Han ,  Hyun Soo Chung ,  Sung Kook Pa 외 2명

대한전자공학회 기타 간행물

1996 .01

박판 몰드를 이용한 솔더 범프 패턴의 형성 공정

남동진 ,  이재학 ,  유중돈

대한용접·접합학회지

2007 .04

다구찌법을 이용한 IR 레이저 Flip-chip 접합공정 최적화 연구

송춘삼 ,  지현식 ,  김주한 외 2명

대한용접·접합학회지

2008 .06

평면 광스플리터와 리본형 광파이버의 정밀 결합을 위한 V-groove연결소자의 제작

정석희 ,  서화일 ,  오현철 외 1명

반도체및디스플레이장비학회지

2007 .01

Pt/HfSi_xO_y/Silicon 구조의 전기적 특성에 관한 연구

박전웅 ,  염민수 ,  심현상 외 3명

대한전기학회 학술대회 논문집

2002 .11

Solder Bump Formation by Ni / Au Electroless Plating for Flip Chip Packaging

조민교 ,  오무형 ,  이원해 외 1명

대한전자공학회 학술대회

1996 .01

마이크로 볼 범핑 방법을 적용한 솔더 범프의 계면 특성

김범준 ,  강남현 ,  방정환 외 2명

대한용접학회 특별강연 및 학술발표대회 개요집

2011 .11

무전해 니켈 도금을 이용한 Flip Chip bumping 공정에 관한 연구

조원종 ,  이창열 ,  정승부 외 1명

대한용접학회 특별강연 및 학술발표대회 개요집

2002 .05

X선 영상의 에지 추출을 통한 플립칩 솔더범프의 접합 형상 오차 검출

송춘삼 ,  조성만 ,  김준현 외 3명

제어로봇시스템학회 논문지

2009 .09

Fabrication of Vertical Sidewall Using Double-Sided KOH Etching of {100} Silicon

Hyun-Seok Kim ,  Yong-Seung Bang ,  Eun-Seok Song 외 2명

대한전기학회 학술대회 논문집

2011 .11

대시야 백색광 간섭계를 이용한 Flip Chip Bump 검사

구영모 ,  이규호

대한전기학회 학술대회 논문집

2013 .07

Through Silicon Via Allocation Method in 3D Network-on-Chip

Jo Eun Lee ,  Tae Hee Han

대한전자공학회 학술대회

2019 .06