지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2007.1
- 수록면
- 394 - 398 (5page)
이용수
초록· 키워드
오류제보하기
A simple doping method to fabricate a very thin channel body of the nano-scaled n-type fin field-effect-transistor (FinFET) by arsenic solid-phase-diffusion (SPD) process is presented. Using the As-doped spin-on-glass films and the rapid thermal annealing for shallow junction, the n-type source-drain extensions with a three-dimensional structure of the FinFET devices were doped. The junction properties of arsenic doped regions were investigated by using the n+-p junction diodes which showed excellent electrical characteristics. The n-type FinFET devices with a gate length of 20-100 nm were fabricated by As-SPD and revealed superior device scalability.
목차
등록된 정보가 없습니다.
참고문헌 (9)
참고문헌 신청
D. Hisamoto / 2000 / FinFET-a self-aligned double-gate MOS FET scalable to 20 nm / IEEE Trans. Electron Devices 47 (12) : 2320 ~
D. J. Frank / 1992 / Monte Carlo simulation of a 30 nm dual-gate MOSFET: how short can Si go? / Technical Digest of International Electron Device Meeting : 553 ~
E. Gili / 2003 / Electrical characteristics of single, double & surround gate vertical MOSFETs with reduced overlap capacitance / 33rd Conference on European Solid-State Device
H. S. Wong / 1997 / Self-aligned (top and bottom) double-gate MOSFET with a 25 nm thick silicon channel / Technical Digest of International Electron Device Meeting : 427 ~
H. S. Wong / 1998 / Device design considerations for double-gate, ground-plane, and single-gated ultra-thin SOI MOSFET's at the 25 nm channel length generation / Technical Digest o
D. J. Frank / 1992 / Monte Carlo simulation of a 30 nm dual-gate MOSFET: how short can Si go? / Technical Digest of International Electron Device Meeting : 553 ~
E. Gili / 2003 / Electrical characteristics of single, double & surround gate vertical MOSFETs with reduced overlap capacitance / 33rd Conference on European Solid-State Device
H. S. Wong / 1997 / Self-aligned (top and bottom) double-gate MOSFET with a 25 nm thick silicon channel / Technical Digest of International Electron Device Meeting : 427 ~
H. S. Wong / 1998 / Device design considerations for double-gate, ground-plane, and single-gated ultra-thin SOI MOSFET's at the 25 nm channel length generation / Technical Digest o
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Fabrication of p-type FinFETs with a 20 nm Gate Length using Boron Solid Phase Diffusion Process
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2006 .03
-
n-FinFET과 p-FinFET의 스페이서 길이에 따른 충돌이온화 특성 비교
대한전자공학회 학술대회
2015 .06
-
Self Heating Effects in Sub-nm Scale FinFETs
전기전자재료학회논문지
2020 .01
-
Design of 10 ㎚ FinFETs with Gate-to-Source/Drain Underlap Structure
대한전자공학회 학술대회
2007 .11
-
실제적 구조를 가진 벌크 및 SOI FinFET에서 발생하는 동적 self-heating 효과
전자공학회논문지
2015 .10
-
Performance Optimization Study of FinFETs Considering Parasitic Capacitance and Resistance
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2014 .10
-
2차원 양자 역학적 모델링 및 시뮬레이션
대한전자공학회 학술대회
2003 .07
-
3D Device Simulator를 이용한 22nm Multi-fin FinFET 구조 분석
대한전자공학회 학술대회
2012 .06
-
나노구조 FinFET에서 게이트산화막의 특성에 따른 터널링의 변화 분석
한국정보통신학회논문지
2008 .09
-
Simple and Accurate Capacitance Modeling of 32nm Multi-fin FinFET
대한전자공학회 ISOCC
2013 .11
-
Fin 두께에 따른 Bulk FinFET의 IV 특성 분석
대한전자공학회 학술대회
2015 .11
-
3D Device simulator를 사용한 공정과 Layout에 따른 FinFET 아날로그 특성 연구
전자공학회논문지
2013 .04
-
I/O FinFET에서 로컬도핑에 대한 고온캐리어 열화 효과 분석
대한전자공학회 학술대회
2015 .06
-
Strained Si on Insulator as Potential Material for Forced Stacked Multi-threshold FinFET Based Inverter Considering Ultra Low-Power Applications
Transactions on Electrical and Electronic Materials
2019 .01
-
3차원 포아송방정식을 이용한 FinFET의 문턱전압특성분석
한국정보통신학회논문지
2009 .11
-
Design and Analysis of Sub-10 nm Junctionless Fin-Shaped Field-Effect Transistors
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2014 .10
-
Non-Quasi-Static RF Model for SOI FinFET and Its Verification
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2010 .06
-
Negative Differential Capacitance 효과를 활용한 FinFET 및 SOI 소자의 성능 향상 실험 연구
대한전자공학회 학술대회
2017 .11
-
3차원 포아송방정식을 이용한 FinFET의 포텐셜분포 모델
한국정보통신학회논문지
2009 .04
이 논문의 저자 정보
최근 본 자료
댓글(0)
0