지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2018.6
- 수록면
- 275 - 277 (3page)
이용수
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
The Vernier delay line based Time to Digital Converter with 2.5㎰ resolution for All-Digital Phased-Locked Loop
대한전자공학회 학술대회
2020 .08
-
Fast locking All-Digital Phase-Locked Loop with Adaptive Loop Gain Control
한국통신학회 학술대회논문집
2019 .01
-
Analysis and Optimization of Phase Noise of 2 ㎓ All-Digital Phase-Locked Loop
대한전자공학회 학술대회
2020 .08
-
Loop Delay Analysis of All-Digital Phase-Locked Loop using Verilog Behavioral Simulation
한국통신학회 학술대회논문집
2019 .01
-
All-Synthesizable 5-Phase Phase-Locked Loop for USB2.0
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .06
-
에너지 하베스팅 센서를 위한 저전력 Injection Locked Ring Oscillator 설계
대한전자공학회 학술대회
2018 .06
-
넓은 범위의 All-Digital Clock and Data Recovery를 위한 Digitally-Controlled Oscillator 설계
대한전자공학회 학술대회
2018 .06
-
2단 발진기를 이용한 7GHz 위상 고정 루프
대한전자공학회 학술대회
2019 .11
-
5-GHz 2nd order Charge-Pump Phase-Locked Loop with 100MHz reference clock의 설계
대한전자공학회 학술대회
2017 .06
-
High Resolution CMOS Frequency-to-digital Converter for a Fine Dust Sensor using a MEMS Resonator
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .06
-
빠른 Lock Time을 가진 Switched Capacitor 위상고정루프의 수식적 분석
대한전자공학회 학술대회
2017 .06
-
Phase Splitter를 가진 광대역 CMOS 링 발진기 설계
대한전자공학회 학술대회
2020 .11
-
180㎚ CMOS 2.4㎓ 저 위상 잡음 LC 탱크 발진기 설계
대한전자공학회 학술대회
2022 .06
-
Design and Analysis of 2nd order Charge-Pump Phase-Locked Loop
한국통신학회 학술대회논문집
2019 .01
-
Ring-Oscillator based Digital PLL with Fine TDC for FMCW LiDAR with 1us Lock Time in 28nm CMOS
대한전자공학회 학술대회
2023 .06
-
A 1Gbps reference-less clock and data recovery using injection phase locked loop
IDEC Journal of Integrated Circuits and Systems
2018 .07
-
위상 고정 루프 (Phase Locked Loop)의 모델링
대한전자공학회 학술대회
2018 .06
-
센서 네트워크를 위한 2.4 GHz 저잡음 커플드 링 발진기
센서학회지
2019 .01
-
Harmonic Lock을 예방하고 PVT Variation에 둔감한 Multiplying Delay Locked Loop 설계
대한전자공학회 학술대회
2021 .06
-
An All-digital Delay-locked Loop using a Lock-in Pre-search Algorithm for High-speed DRAMs
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .12
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0