지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.18 No.2
- 발행연도
- 2018.4
- 수록면
- 211 - 217 (7page)
- DOI
- 10.5573/JSTS.2018.18.2.211
이용수
초록· 키워드
오류제보하기
This paper presents a high efficiency voltage-and-digitally controlled oscillator (VDCO) for a multi-standard hybrid PLL. It adopts a fixed-bias class-B topology and high-speed dithering technique that saves power consumption for the same phase noise performance. The proposed VDCO is a dual controllable oscillator which can be driven simultaneously by an analog voltage and a digital word. It operates from 3 GHz to 4.9 GHz, covering bands of GSM/EDGE and LTE. In the GSM/EDGE mode, the VDCO behaves as a phase modulator which has a 0.9 degree root-mean–square (RMS) phase error and EVM of 2.87% with power consumption of 19.5 mW. In the LTE mode, the VDCO operates just as a voltage-controlled oscillator (VCO) which has an RMS jitter of 350 fs with power consumption of 12 mW. The resulting figure-of-merit of the proposed VDCO is 183.8 dBc/Hz, which is superior to recent multi-standard oscillators. This VDCO is implemented in a 65-nm CMOS technology and occupies 0.16 ㎟
목차
Abstract
I. INTRODUCTION
II. VDCO CIRCUIT DESIGN
III. MEASUREMENTS
IV. CONCLUSION
REFERENCES
참고문헌 (12)
참고문헌 신청
L. Fanori and P. Andreani, “Highly efficient class- C CMOS VCOs, including a comparison with class-B VCOs,” IEEE J. Solid-State Circuits, vol. 48, no. 7, pp. 1730-1740, Jul. 2013.
M. Youssef, A. Zolfaghari, B. Mohammadi, H. Darabi, and A. A. Abidi, “A low-power GSM/EDGE/ WCDMA polar transmitter in 65-nm CMOS,” IEEE J. Solid-State Circuits, vol. 46, no. 12, pp. 3061-3074, Dec. 2011.
R. B. Staszewski, J. Rezeq, C. Hung, O. Eliezer, S. K. Vemulapalli, C. Fernando, K. Maggio, R. Staszewski, N. Barton, M. Lee, P. Cruise, M. Entezari, K. Muhammad, and D. Leipold, “Alldigital PLL and transmitter for mobile phones,” IEEE J. Solid-State Circuits, vol. 40, no. 12, pp. 2469-2482, Dec. 2005.
A Sai, T Yamaji and T Itakura, “A 570 fsrms integrated-jitter ring VCO-based 1.21GHz PLL with hybrid loop,” in 2011 IEEE ISSCC Dig. Tech. Papers, Feb. 2011, pp. 98-99.
M. Lee, E. Heidari and A. A. Abidi, “A low-noise wideband digital phase-locked loop based on a coarse-fine time-to-digital converter With subpicosecond resolution,” IEEE J. Solid-State Circuits, vol. 44, no. 10, pp. 2808-2816, Oct. 2009.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
센서 네트워크를 위한 2.4 GHz 저잡음 커플드 링 발진기
센서학회지
2019 .01
-
2단 발진기를 이용한 7GHz 위상 고정 루프
대한전자공학회 학술대회
2019 .11
-
A Dual-loop Phase Locked Loop with Frequency to Voltage Converter
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .06
-
A Low Close-in Phase Noise 2.4 GHz RF Hybrid Oscillator using a Frequency Multiplier
한국산업정보학회논문지
2015 .02
-
A 10.2-GHz LC-VCO for a 28-nm CMOS Transmitter With Nearest VCO-curve Selection Algorithm
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020 .06
-
직경 3.6m 급 Casing Oscillator 의 구조 최적화를 통한 경량화 기술 개발
한국정밀공학회 학술발표대회 논문집
2020 .09
-
180㎚ CMOS 2.4㎓ 저 위상 잡음 LC 탱크 발진기 설계
대한전자공학회 학술대회
2022 .06
-
12.2 GHz All-digital PLL with Pattern Memorizing Cells for Low Power/low Jitter using 65 nm CMOS Process
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .04
-
CMOS 120 GHz Phase-Locked Loops Based on Two Different VCO Topologies
Journal of Electromagnetic Engineering And Science
2017 .04
-
A Wide-Range Digitally Controlled Oscillator for Multi-standard Serial Link Applications
대한전자공학회 학술대회
2019 .06
-
A Class E Power Oscillator for 6.78-㎒ Wireless Power Transfer System
Journal of Electrical Engineering & Technology
2018 .01
-
IoT 어플리케이션을 위한 저전력 위상 고정 루프 설계
대한전자공학회 학술대회
2024 .11
-
65nm CMOS 공정을 이용한 메타-전압 제어 발진기와 프리스케일러의 연구
대한전자공학회 학술대회
2016 .06
-
A Design of 8.5 GHz META-VCO based-on Meta-material using 65 nm CMOS Process
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .10
-
넓은 범위의 All-Digital Clock and Data Recovery를 위한 Digitally-Controlled Oscillator 설계
대한전자공학회 학술대회
2018 .06
-
65nm CMOS 공정을 이용한 메타구조의 전압 제어 발진기와 프리스케일러의 연구
대한전자공학회 학술대회
2017 .06
-
링 전압 제어 발진기의 트랜지스터 비율에 따른 소모 전력 변화
한국전자파학회논문지
2016 .02
-
전압 제어 발진기 기반 연속시간 시그마 델타 모듈레이터 아날로그-디지털 변환기
전자공학회논문지
2021 .04
-
1V 공급전압과 45 nm CMOS 공정을 이용한 11.47 ps의 Period jitter를 갖는 Relaxation oscillator 구현
대한전자공학회 학술대회
2024 .11
-
Phase Splitter를 가진 광대역 CMOS 링 발진기 설계
대한전자공학회 학술대회
2020 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0