메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
엄지용 (한남대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제54권 제6호 (통권 제475호)
발행연도
2017.6
수록면
30 - 39 (10page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문은 디지털영역에서의 평균화 기법을 이용한 cyclic ADC의 디지털 보정기법을 제안한다. 제안하는 보정기법은 1.5비트 MDAC의 커패시터 부정합으로 인해 발생하는 ADC의 비선형성을 보정한다. 부정합을 지니는 커패시터로 이루어진 1.5비트 MDAC은 이상적인 1.5비트 MDAC의 레지듀 플롯(residue plot)에 대해 대칭적인 레지듀 플롯을 지닌다. 커패시터 부정합을 지니는 1.5비트 MDAC의 고유한 레지듀 플롯은 대칭적인 아날로그-디지털 전달함수로 반영된다. 이상적인 아날로그-디지털 전달함수에 대해 대칭적인 두 아날로그-디지털 전달함수를 평균화함으로써, 비선형성이 보정된 아날로그-디지털 전달함수를 얻을 수 있다. 해당 아날로그-디지털 전달함수 평균화의 구현을 위해, 본 논문의 12비트 cyclic ADC는 1.5비트 MDAC의 동작모드를 2개로 정의한다. 해당 cyclic ADC는 MDAC을 첫 번째 동작모드로 동작시킴으로써, 비선형성을 지니는 12.5비트 출력코드를 획득한다. 샘플링 된 동일한 입력 아날로그 전압에 대해, MDAC을 두 번째 동작모드로 동작시킴으로써, cyclic ADC는 비선형성을 지니는 또 다른 12.5비트 출력 코드를 획득한다. 각 MDAC의 동작모드에 의해 발생하는 아날로그-디지털 전달함수는 이상적인 아날로그-디지털 전달함수에 대해 대칭적이기 때문에, 앞서 획득한 두 개의 비선형성을 지니는 12.5비트를 평균화함으로써, 비선형성이 보정된 최종 12비트 출력 코드를 획득할 수 있다. 제안하는 디지털 보정기법과 12비트 cyclic ADC는 0.18-μm CMOS 공정을 이용하여 full-custom 형식으로 구현되었다. 측정된 SNDR(ENOB)와 SFDR은 각각 65.3dB(10.6비트 ENOB)와 71.7dB이다. 측정된 INL과 DNL은 각각 -0.30/+0.33LSB와 -0.63/+0.56LSB이다.
#디지털 보정기법 #커패시터 부정합 #cyclic ADC

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 제안하는 디지털 보정기법
Ⅲ. 디지털 보정기법을 포함하는 12비트 cyclic ADC의 구현
Ⅳ. 보정기법을 적용한 ADC의 측정결과
V. 결론
REFERENCES

참고문헌 (17)

참고문헌 신청
G.-Y. Huang, S.-J. Chang, C.-C. Liu and Y.-Z. Lin, “A 1-μW 10-bit 200-kS/s SAR ADC with a bypass window for biomedical applications,” IEEE J. Solid-State Circuits, vol. 47, no. 11, pp. 2783-2795, Nov. 2012. W. Liu, P. Huang and Y. Chiu, “A 12-bit, 45-MS/s, 3-mW redundant successive approximation register analog-to-digital converter with digital calibration,” IEEE J. Solid-State Circuits, vol. 46, no. 11. pp. 2661-2672, Nov. 2011. J. J. Kim, C.-H. Cho, K.-Y. Chae and S. Byun, “A low-power/high-resolution dual mode analog-to -digital converter for wireless sensor applications,” IEICE Electronics Express, vol. 8, no. 20, pp. 1730-1735, 2011. H.-C. Hong and G.-M Lee, “A 65-fJ/conversion-step 0.9-V 200-kS/s rail-to-rail 8-bit successive approximation ADC,” IEEE J. Solid-State Circuits, vol. 42, no. 10, pp. 2161-2168, Oct. 2007. Y. Zhang, H. Chen, G. Guo and Y. Yan, “Energy-efficient hybrid split capacitor switching scheme for SAR ADCs,” IEICE Electronics Express, vol. 13, no. 7, pp. 1-5, 2016

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

동적 바이어스 기반의 Flipped Voltage Buffer를 이용한 Class-AB Telescopic 연산 증폭기
김윤구 ,  김남규 ,  엄지용 대한전자공학회 학술대회 2017 .06
센서 인터페이스용 14비트 Cyclic ADC의 설계
조영수 ,  박승진 ,  박홍준 외 1명 대한전자공학회 학술대회 2011 .04
컬럼 레벨 싸이클릭 아날로그-디지털 변환기를 사용한 고속 프레임 레이트 씨모스 이미지 센서
임승현 ,  천지민 ,  이동명 외 3명 전자공학회논문지-SD 2010 .01
형태학적 연산과 주기성 측정 함수를 이용한 아날로그 게이지 인식 시스템 개발
류진규 ,  곽영태 한국컴퓨터정보학회논문지 2018 .02

최근 본 자료

전체보기

댓글(0)

0