메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Myung-Hyun Baek (Seoul National University) Do-Bin Kim (Seoul National University) Seunghyun Kim (Seoul National University) Sang-Ho Lee (Seoul National University) Byung-Gook Park (Seoul National University)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.17 No.2
발행연도
2017.4
수록면
260 - 264 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Process variation effect on arch-structured gate stacked array (GSTAR) 3-D NAND flash is investigated. In case of arch-structured GSTAR, a shape of the arch channel is depending on an alignment of photo-lithography. Channel width fluctuates according to the channel hole alignment. When a shape of channel exceeds semicircle, channel width becomes longer, increasing drain current. However, electric field concentration on tunnel oxide decreases because less electric flux converges into a larger surface of tunnel oxide. Therefore, program efficiency is dependent on the process variation. Meanwhile, a radius of channel holes near the bottom side become smaller due to an etch slope. It also affects program efficiency as well as channel width. Larger hole radius has an advantage of higher drain current, but causes degradation of program speed.
#3-D NAND flash #gate stacked type #arch-structured cell #electric field concentration

목차

Abstract
I. INTRODUCTION
II. DEVICE STRUCTURE AND SIMULATION
III. SIMULATION RESULTS AND DISCUSSION
V. CONCLUSIONS
ACKNOWLEDGMENTS
REFERENCES

참고문헌 (14)

참고문헌 신청
H. Tanaka, et al, “Bit Cost Scalable Technology with Punch and Plug Process for Ultra High Density Flash Memory,” IEEE Symposium on VLSI Technology, 12-14, pp.14-15, Jun., 2007. J. Jang, et al, “Vertical Cell Array using TCAT (Terabit Cell Array Transistor) Technology for Ultra High Density NAND Flash Memory,” IEEE Symposium on VLSI Technology, 16-18, pp.192- 193, Jun., 2009. J.-G. Yun, et al, “Single-Crystalline Si STacked ARray (STAR) NAND Flash Memory,” IEEE Tansactions on Electron Devices, Vol.58, No.4, pp.1006-1014, Apr., 2011. Y. Kim, et al, “Three-Dimensional NAND Flash Memory Based on Single-Crystalline Channel Stacked Array,” IEEE Electron Device Letters, Vol.34, No.8, pp.990-992, Aug., 2013. S. H. Park, et al, “Vertical-Channel STacked ARray (VCSTAR) for 3D NAND flash memory,” Solid-State Electronics, Vol.78, pp.34-38, Dec., 2012.

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

터널링 소자 기반 전하 트랩 플래시 메모리 구조적 특성 분석
박경철 ,  황성민 ,  이정준 외 3명 대한전자공학회 학술대회 2017 .06
Effects of etch-back on Cell for an Advanced Vertical NAND Manufacturing Process using gas reactor
이용준 ,  박기홍 ,  김태성 한국진공학회 학술발표회초록집 2021 .02

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2018-020-000839797