지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
초록· 키워드
오류제보하기
본 논문에서는 전부 디지털 회로로 구성된 고 해상도의 DLL(Delay Locked Loop)를 제안하였다. 제안된 회로는 위상 검출기, 지연 선택 블록, 그리고 각각의 지연 체인을 가지는 Coarse, Fine 그리고 Ultra Fine 위상조정 블록의 삼 단의 형식으로 되어 있다. 첫 번째 단은 Ultra Fine 위상조정블록으로 고 해상도를 얻기 위하여 Vernier Delay Line을 사용하였다. 두 번째와 세 번째 단은 Coarse와 Fine 위상조정블록으로 각각의 단위 지연 체인을 이루는 단위 지연 소자의 해상도 만큼의 위상 제어를 하게 되며, 두 단은 상당히 비슷한 구조를 이루고 있다. 회로는 HSPICE를 이용하여 공급 전압이 3.3V인 CMOS 공정으로 시뮬레이션 되었다. 시뮬레이션 결과 회로의 해상도를 약 10ps로 높일 수 있었으며, 동작 범위는 250MHz에서 800MHz 이다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
다중 클락 주기의 지연체인을 이용한 정밀한 지연발생 회로
전기전자학회논문지
1999 .07
-
A High-Resolution Dual-Loop Digital DLL
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .08
-
위상지연을 이용한 Integer-N 방식의 위상ㆍ지연고정루프 설계
전자공학회논문지-SD
2010 .06
-
32위상의 출력 클럭을 가지는 125MHz CMOS 지연 고정루프
한국정보통신학회논문지
2013 .01
-
위상선택회로를 이용한 600㎒~1.7㎓ 디지털 지연고정루프
한국정보기술학회논문지
2011 .06
-
All Digital DLL with Three Phase Tuning Stages
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
Delay Monitor Scheme을 사용한 Register Controlled Delay-locked Loop
전기전자재료학회논문지
2004 .01
-
안티-바운드리 스위칭 디지털 지연고정루프
전기전자학회논문지
2017 .12
-
광대역 아날로그 이중 루프 Delay-Locked Loop
전자공학회논문지-SC
2007 .01
-
넓은 범위의 DLL을 위한 버터플라이 형태의 단위 지연 셀
대한전자공학회 학술대회
2007 .07
-
작은 지터를 가지는 2단 구조의 혼성모드 DLL
대한전자공학회 학술대회
2006 .06
-
넓은 범위의 DLL을 위한 버터플라이 형태의 단위 지연 셀
대한전자공학회 학술대회
2007 .07
-
A Digital DLL with 4-Cycle Lock Time and 1/4 NAND-Delay Accuracy
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .08
-
저전력과 고속 록킹 알고리즘을 갖는 DLL ( Delay-Locked Loop ) 설계 ( A Design of DLL ( Delay-Locked-Loop ) with Low Power & High Speed locking Algorithm )
한국통신학회논문지
2001 .12
-
A Wide Range Delay Locked Loop using Flying Butterfly Delay Cells
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
이중루프 위상ㆍ지연고정루프 설계
한국정보통신학회논문지
2011 .07
-
전력선 통신을 위한 디지털 DLL 개발 ( Digital Delay Lock Loop Development for Power Line Communication )
대한전자공학회 학술대회
1997 .01
-
새로운 Locking 알고리즘을 이용한 DLL(Delay - Locked - Loop) 설계
대한전자공학회 학술대회
2000 .11
-
고속 메모리동작을 위한 디지털 DLL회로 설계 ( A Design of Digital DLL Circuits For High-Speed Memory )
전자공학회논문지-SD
2000 .07
-
초고속 DLL에서 임의의 replica delay에 적응하는 lock 획득을 위한 회로기법
대한전자공학회 학술대회
2003 .07
이 논문의 저자 정보
이 논문과 함께 이용한 논문
에너지 분배의 효율성을 고려한 ESS 설계 및 성능 평가
강진구
한국컴퓨터정보학회 학술발표논문집
2017
.07
가격 함수 및 비젼 정보를 이용한 이동매니퓰레이터의 작업 수행
강진구
,
이관형
한국컴퓨터정보학회논문지
2005
.12
원격지도 작성을 위한 청소로봇 설계 및 성능평가
강진구
,
김재진
한국컴퓨터정보학회 학술발표논문집
2010
.07
전력선 통신을 위한 디지털 DLL 개발 ( Digital Delay Lock Loop Development for Power Line Communication )
오호근
,
최희주
,
박지언
외 2명
대한전자공학회 학술대회
1997
.01
고속 메모리동작을 위한 디지털 DLL회로 설계 ( A Design of Digital DLL Circuits For High-Speed Memory )
이중호
,
조상복
전자공학회논문지-SD
2000
.07
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-056-001402781