지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2016.5
- 수록면
- 992 - 997 (6page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 단채널 비대칭 이중게이트 MOSFET의 상하단 산화막 두께비에 대한 터널링 전류의 변화에 대하여 분석하고자 한다. 채널길이가 5 nm까지 감소하면 차단전류에서 터널링 전류의 비율이 크게 증가하게 된다. 이와 같은 단채널효과는 상하단 게이트 산화막 구조를 달리 제작할 수 있는 비대칭 이중게이트 MOSFET에서도 발생하고 있다. 본 논문에서는 상하단 게이트 산화막 두께비 변화에 대하여 차단전류 중에 터널링 전류의 비율 변화를 채널길이, 채널두께, 도핑농도 및 상하단 게이트 전압을 파라미터로 계산함으로써 단채널에서 발생하는 터널링 전류의 영향을 관찰하고자 한다. 이를 위하여 포아송방정식으로부터 해석학적 전위분포를 구하였으며 WKB(Wentzel-Kramers-Brillouin)근사를 이용하여 터널링 전류를 구하였다. 결과적으로 단채널 비대칭 이중게이트 MOSFET에서는 상하단 산화막 두께비에 의하여 터널링 전류가 크게 변화하는 것을 알 수 있었다. 특히 채널길이, 채널두께, 도핑농도 및 상하단 게이트 전압 등의 파라미터에 따라 매우 큰 변화를 보이고 있었다.
목차
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 비대칭 이중게이트 MOSFET의 터널링 전류 모델
Ⅲ. 비대칭 DGMOSFET의 상하단 산화막 두께비에 따른 터널링 전류의 변화
Ⅳ. 결론
REFERENCE
참고문헌 (6)
참고문헌 신청
S.Agarwal, M.Bajaj, T.B.Hook, K.McStay, W.Wang and Y.Zhang, “Transistor Matching and Fin Angle Variation in FinFET Technology,” IEEE Trans. on Electron Devices, vol.62, no.4, pp.1357-1359, April 2015.
G.Harutyunyan, G.Tshagharyan and Y.Zorian, “Test and repair methodology for FinFET-based memories,” IEEE Trans. on Device and Materials Reliability, vol.15, no.1, pp.3-9, March 2015.
Z.Ding, G.Hu, J.Gu, R.Liu, L.Wang and T.Tang,“An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs,” Microelectronics J., vol.42, pp.515-519, March 2011.
Hakkee Jung, “Analysis for Potential Distribution of Asymmetric Double Gate MOSFET Using Series Function,” J. of KIICE, vol.17, no.11, pp.2621-2626. Nov. 2013.
M.Stadele, “Influence of source-drain tunneling on the subthreshold behavior of sub-10 nm double gate MOSFETs,” in Proc. Eur. Solid-State Device Research Conf.(ESSDERC), Florence, Italy, pp.135-138, 2002.
G.Harutyunyan, G.Tshagharyan and Y.Zorian, “Test and repair methodology for FinFET-based memories,” IEEE Trans. on Device and Materials Reliability, vol.15, no.1, pp.3-9, March 2015.
Z.Ding, G.Hu, J.Gu, R.Liu, L.Wang and T.Tang,“An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs,” Microelectronics J., vol.42, pp.515-519, March 2011.
Hakkee Jung, “Analysis for Potential Distribution of Asymmetric Double Gate MOSFET Using Series Function,” J. of KIICE, vol.17, no.11, pp.2621-2626. Nov. 2013.
M.Stadele, “Influence of source-drain tunneling on the subthreshold behavior of sub-10 nm double gate MOSFETs,” in Proc. Eur. Solid-State Device Research Conf.(ESSDERC), Florence, Italy, pp.135-138, 2002.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
10 nm 이하 비대칭 DGMOSFET의 채널도핑농도에 따른 터널링 전류
한국정보통신학회논문지
2015 .07
-
10 nm이하 비대칭 이중게이트 MOSFET의 하단 게이트 전압에 따른 터널링 전류 분석
한국정보통신학회논문지
2015 .01
-
비대칭 DGMOSFET에서 터널링 전류가 채널길이에 따른 문턱전압이동에 미치는 영향
한국정보통신학회논문지
2016 .07
-
Analysis of Tunneling Current for Gate Oxide Thickness of Sub-10 nm Asymmetric Double Gate MOSFET
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2015 .06
-
Top and Bottom Gate Voltage Dependent Tunneling Current of Asymmetric DGMOSFET
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2015 .06
-
비대칭 이중게이트 MOSFET의 차단전류에 대한 전도중심 의존성 분석
한국정보통신학회논문지
2015 .03
-
비대칭 DGMOSFET에서 채널길이와 두께 비에 따른 DIBL 의존성 분석
한국정보통신학회논문지
2015 .06
-
채널길이에 대한 비대칭 이중게이트 MOSFET의 문턱전압이하 스윙 분석
한국정보통신학회논문지
2015 .02
-
비대칭형 무접합 이중게이트 MOSFET에서 산화막 두께와 문턱전압이동 관계
전기전자학회논문지
2020 .03
-
비대칭 이중게이트 MOSFET에서 산화막 두께와 DIBL의 관계
한국정보통신학회논문지
2016 .04
-
소자 파라미터에 따른 비대칭 DGMOSFET의 문턱전압이하 스윙 분석
한국정보통신학회논문지
2015 .01
-
비대칭 DGMOSFET의 도핑분포함수에 따른 DIBL
한국정보통신학회논문지
2015 .11
-
10 nm 이하 DGMOSFET의 항복전압과 채널도핑농도의 관계
한국정보통신학회논문지
2017 .06
-
비대칭 이중게이트 MOSFET에서 상단과 하단 산화막 두께비가 문턱전압이하 스윙에 미치는 영향
한국정보통신학회논문지
2016 .03
-
비대칭 DGMOSFET의 채널길이와 두께 비에 따른 문턱전압이하 스윙 분석
한국정보통신학회논문지
2015 .03
-
비대칭 이중게이트 MOSFET에 대한 DIBL의 채널도핑농도 의존성
한국정보통신학회논문지
2016 .04
-
Subthreshold Swing Including Tunneling of Sub-20 ㎚ Asymmetric Double Gate MOSFET
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2016 .06
-
도핑분포함수에 따른 비대칭 이중게이트 MOSFET의 문턱전압이동현상
한국정보통신학회논문지
2015 .04
-
Tunneling Field Effect Transistor의 채널과 산화막 사이 계면 트랩 위치에 따른 전류 전달 특성 분석
대한전자공학회 학술대회
2017 .06
-
실리콘 산화막의 전류 특성
전기전자재료학회논문지
2016 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-004-000727867