지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
1. 서론
2. VQB 알고리즘
3. VQB 제산과 제곱근을 위해 제안된 하드웨어 구조
4. 결론
5. 참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
Ubiquitous-Booth 설계 연구
한국정보통신설비학회 학술대회
2007 .01
저전력 설계를 위한 절단된 Booth 곱셈기 구조 ( A Truncated Booth Multiplier Architecture for Low Power Design )
전자공학회논문지-SD
2000 .09
수정된 Booth 알고리즘을 이용한 고속 직병렬 곱셈기의 설계
전기학회논문지
1996 .08
Lower Power Booth Multiplier
대한전자공학회 학술대회
1998 .01
역 매표창구수 결정 모형에 관한 연구
한국철도학회 학술발표대회논문집
2008 .11
저전력 바이패싱 Booth 곱셈기 설계
한국산업정보학회논문지
2013 .10
면적면에서 효율적인 부동소수점 제산 및 제곱근 연산부의 설계
(구)정보과학회논문지
1993 .07
저전력 디지털 신호처리 응용을 위한 작은 오차를 갖는 절사형 Booth 승산기 설계
한국정보통신학회논문지
2002 .04
A Low-Power Booth Multiplier Using Data Partitioning
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
모바일 3차원 그래픽 연산을 위한 제곱근 및 역제곱근 연산기 구조 및 설계
전자공학회논문지-SD
2009 .03
Booth 인코더 출력을 이용한 저오차 고정길이 modified Booth 곱셈기 설계
한국통신학회논문지
2004 .02
RB 연산과 Booth Recoding을 이용한 새로운 복소수 승산 알고리듬
대한전자공학회 학술대회
1997 .06
RB 연산과 Booth Recoding을 이용한 새로운 복소수 승산 알고리듬 ( A New Algorithm for Complex-Number Multiplication Using RB Arithmetic and Booth Recoding )
대한전자공학회 학술대회
1997 .07
새로운 복합모드로직과 사인선택 Booth 인코더를 이용한 고성능 32×32 bit 곱셈기의 설계 ( Design of a high performance 32×32-bit multiplier based on novel compound mode logic and sign select Booth encoder )
전자공학회논문지-SD
2001 .03
Radix-4 Modified Booth’s 알고리즘을 응용한 타원곡선 스칼라 곱셈
한국정보통신학회논문지
2004 .10
몫 / 제곱근 예측 테이블을 사용하여 반복 회수를 줄인 고속 제산 및 제곱근 Radix - 2 SRT 알고리즘
대한전자공학회 기타 간행물
2001 .11
A Study on Optimum Pressure Vent of Experimental Booth by Gas Explosion
한국가스학회지
2007 .12
ETC 시스템의 최적 부스 개수 산정에 관한 연구
대한교통학회 학술대회지
2001 .10
0