지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
Ⅰ. 서론
Ⅱ. 알고리즘 및 설계
Ⅲ. 결론 및 평가
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
새로운 제산/제곱근기를 내장한 고성능 부동 소수점 유닛의 설계
전자공학회논문지-SD
2000 .12
부동 소수점 산술 연산부의 생성기 설계
대한전자공학회 학술대회
1992 .06
부동 소수점 산술 연산부의 생성기 설계 ( The Design of the Generator for Binary Floating Point Arithmetic Unit )
대한전자공학회 학술대회
1992 .07
Redundant Binary 수치계를 이용한 radix-2 SRT 부동 소수점 제산기 유닛 설계
한국정보통신학회논문지
2001 .06
The Design of the Floating Point Division and Square Root Unit
KITE JOURNAL OF ELECTRONICS ENGINEERING
1993 .01
THE DESIGN OF THE FLOATING POINT DIVISION AND SQUARE ROOT UNIT
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1992 .01
3D 그래픽 Geometry Engine을 위한 부동소수점 연산기의 설계
전자공학회논문지-SD
2005 .10
High Speed Floating Point Multiplier with a Redundant Binary Addition Tree
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1988 .01
32비트 벡터 부동 소수점 프로세서 설계 및 구현
한국통신학회 학술대회논문집
2007 .07
부동 소수점 DSP 프로세서의 테스트 용이 설계 ( Design-for-Testability of The Floating-Point DSP Processor )
한국통신학회논문지
2001 .05
신경 회로망을 이용한 32-bit 부동 소수점 방식 가산기 설계
한국통신학회 학술대회논문집
1989 .11
비선형 함수 연산을 위한 FPGA 기반의 부동 소수점 프로세서의 설계
대한전기학회 학술대회 논문집
2007 .10
Redundant Binary 연산을 이용한 고속 복소수 승산기 ( A High - Speed Complex Multiplier based on Redundant Binary Arithmetic )
전자공학회논문지-C
1997 .02
수퍼스칼라 마이크로프로세서용 부동 소수점 승산기의 설계 ( A Design of Floating-Point Multiplier for Superscalar Microprocessor )
한국통신학회논문지
1996 .05
IEEE 부동 소수점 덧셈 / 뺄셈 연산에서 효율적인 반올림 알고리즘
한국정보과학회 학술발표논문집
1992 .10
수퍼스칼라 마이크로프로세서용 부동 소수점 연산회로의 설계 ( A Design of Floating-Point Arithmetic Unit for Superscalar Microprocessor )
한국통신학회논문지
1996 .05
IEEE 802.16e OFDMA/TDD 이동국 모뎀의 링크 성능과 복잡도 최적화를 위한 부동 및 고정 소수점 설계
전자공학회논문지-TC
2006 .11
IEEE 754-1985 단정도 부동 소수점 연산용 나눗셈기 설계
대한전기학회 학술대회 논문집
2001 .11
IEEE 754-1985 단정도 부동 소수점 연산용 나눗셈기 설계
대한전기학회 학술대회 논문집
2001 .11
회원작품 - 서울 스퀘어
건축사
2010 .01
0