정수 선형 프로그래밍을 이용한 혼합 가산기 구조의 최적 설계

이덕영 ,  이정근 ,  이정아 외 1명

정보과학회논문지 : 시스템 및 이론

2007 .08

보수 이론을 이용한 32비트 파이프라인 캐리 선택 가산기

김영준 ,  김리섭

전자공학회논문지-SD

2002 .09

향상된 설계공간을 갖는 혼합 가산기 구조와 최적화

이덕영 ,  이정아 ,  이정근 외 1명

한국정보과학회 학술발표논문집

2006 .06

연산시간/회로면적 설계 공간 탐색을 통한 혼합가산기 기반 디지털 회로 설계

나영남

한국통신학회논문지

2009 .10

새로운 E_MODL 방식을 이용한 고성능 가산기 구현

서정훈

한국컴퓨터정보학회논문지

1997 .12

병렬 가산기의 설계 및 성능 분석

김기홍 ,  한탁돈

한국정보과학회 학술발표논문집

1990 .10

FED연구를 해야 하는가?

이종덕

대한전자공학회 학술대회

1995 .01

이중 경로 십진 부동소수점 가산기 설계

이창호 ,  김지원 ,  황인국 외 1명

전자공학회논문지

2012 .09

Sr, $SrTiO_3$/(100) 기판 위에 증착된 $SrRuO_3$박막의 계면반응과 결함구조

오상호 ,  박찬경

한국재료학회 학술발표대회

1999 .01

광병렬 가산기의 구성을 위한 알고리즘 제안 및 광학적인 구현 ( Algorithm Proposal and Implementation for Optical Parallel Adder )

조웅호 ,  배장근 ,  노덕수 외 1명

대한전자공학회 학술대회

1992 .01

통신용 가산기 회로 PCB 보드 제작에 관한 연구

허준영 ,  허창민 ,  김명준 외 1명

한국통신학회 학술대회논문집

2016 .06

기호치환을 이용한 1-비트 광 가산기 구현 ( Implementation of Optical 1-bit Adder using Symbolic Substitution )

조웅호 ,  김수중

대한전자공학회 학술대회

1993 .01

An Image Tracing Approach using CMOS Variable Threshold Logic

Hajime Takakubo ,  Katsufusa Shono

대한전자공학회 세미나

1992 .01

NMOS 회로를 이용한 Variable Threshold Logic

김철

대한전자공학회 학술대회

1984 .11

다중입력 직렬가산기에 관한 연구 ( 대규모신경회로망에 적용가능한 구조 ) ( A Study on Multiple Input Serial Adder )

박인정

대한전자공학회 학술대회

1996 .01

광병렬 가산기의 구성을 위한 알고리듬 제안 및 광학적인 구현 ( A Proposed Algorithm and its Optical Implementation for Optical Parallel Adder )

조웅호 ,  배장근 ,  노덕수 외 1명

전자공학회논문지-B

1992 .12

실시간 편광부호화에 의한 광병렬 가산기 구현 ( Implementation of Optical Parallel Adder using Polarization Coding )

조웅호 ,  배장근 ,  노덕수 외 1명

한국통신학회논문지

1992 .12

NMOS 회로를 이용한 Variable Threshold Logic ( Variable Threshold Logic Implemented With NMOS Circuitry )

김철

대한전자공학회 학술대회

1984 .01

1 - 비트 기호치환 가산기의 광학적인 구현 ( Optical Implementation for 1 - bit Symbolic Substitution Adder )

조웅호 ,  김수중

전자공학회논문지-A

1994 .08

고속 검사합 모듈의 가산기 구조에 대한 성능 평가의 비교 연구 ( A comparative study on the performance evaluation of adder architecture in high speed checksum module )

김대현 ,  황정호 ,  공진흥

대한전자공학회 학술대회

1998 .01