측정이 쉬운 순서 논리회로의 설계에 관한 연구 ( A Study on the Design for the Easily Testable Sequential Circuits )

김연숙 ,  김용득

대한전자공학회 학술대회

1983 .01

Testable Design

홍성제

CAD기술특강

1991 .01

고장검출이 용이한 Built-in Test 방식의 설계 ( Testable Design on the Built In Test Method )

노승용 ,  임인칠

전자공학회논문지

1987 .05

Built-In Test 방식을 이용한 Programmable Logic Array의 Testable Design ( Programmable Logic Array Testable Design Using Built-In Test Technique )

김동욱 ,  한석붕 ,  임인칠

대한전자공학회 학술대회

1984 .01

부가회로가 간단한 PLA의 Testable Design ( An Easily Testable Design of PLA`s with Simple Additional Circuits )

김은성 ,  임인칠

대한전자공학회 학술대회

1984 .01

테스트 용이한 논리회로 합성 시스템 개발

이영호

대한전자공학회 학술대회

1996 .07

테스트 용이한 논리회로 합성 시스템 개발 ( Development of a synthesis system for testable circuits )

이영호

대한전자공학회 토론회

1996 .01

VLSI Testing and Testable Design

임인칠

CAD기술특강

1989 .01

Built-In Self Test 방식에 의한 순서회로의 설계 ( Design of Sequential Circuit Using Built-In Self Test Method )

노승용 ,  임인칠

전자공학회논문지

1987 .09

Delay Testing의 용이성을 고려한 Sequential PLA의 Testable Design ( Testable Design of Sequential PLA ` s Including Delay Testing )

이종철 ,  임인칠

대한전자공학회 학술대회

1984 .01

Testable DRAM Design

강성호

대한전자공학회 학술대회

1997 .01

Built-In Test 方式을 利用한 LSI/VLSI Testable Design

金東郁 ,  韓皙䩉 ,  林寅七

대한전자공학회 학술대회

1983 .11

오동작 측정이 쉬운 논리회로의 설계방식 연구 ( A Study on Design Method for the Testable Digital Systems )

김용득

전자공학회지

1981 .06

100 % 결함 검출 가능한 회로의 합성 ( Synthesis of 100 % Testable Circuits )

이귀상

대한전자공학회 학술대회

1992 .01

Built-In 자체 테스트 방식을 이용한 PLA 설계 ( A Testable PLA Design Using Built-In Self-Testing Techniques )

이기혁 ,  김유인 ,  신재흥 외 3명

대한전자공학회 학술대회

1991 .11

다중고장 검출이 가능하고 부가회로가 적은 Testable PLA 의 설계 ( A Testable PLA`s Design for Multiple Faults with Low Overhead )

이재민 ,  김은성 ,  임인칠

대한전자공학회 학술대회

1985 .01

Testable Design for Domino CMOS Circuits

Suk Boong Han ,  In Chil Lim

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1986 .01

A Fully Testable PLA Design with Minimum Hardware

Kai Cheng Wei ,  Bin Da Liu

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1994 .01

1. Linear Feedback Shift Register를 利用한 Complex Integrated Circuits의 Testable Design

홍성관 ,  임인칠

대한전자공학회 학술대회

1981 .08

Digital Logic Testing - Structured Design-for-Test Methodologies for More Testable Digital Logic Circuits

박은세

대한전자공학회 기타 간행물

1992 .01