遲延故障 test를 考慮한 Programmable Logic Array의 設計

李種哲 ,  金殷成 ,  林寅七

대한전자공학회 학술대회

1983 .11

Built-In 방식을 이용한 순서논리 회로의 Testable Design ( Testable Design of Sequential circuit using Built-In Test Technique )

정준모 ,  한석붕 ,  이재민 외 1명

대한전자공학회 학술대회

1985 .01

Testable Design

홍성제

CAD기술특강

1991 .01

Programmable Storage/Logic Array에 대한 보편적인 Test Set ( Universal Test Sets for Programmable Storage/Logic Arrays )

도양회 ,  권우현 ,  김채영

전자공학회지

1985 .01

고장검출이 용이한 Built-in Test 방식의 설계 ( Testable Design on the Built In Test Method )

노승용 ,  임인칠

전자공학회논문지

1987 .05

Domino CMOS NOR-NOR Array Logic의 Testable Design에 관한 연구

이중호 ,  조상복

대한전기학회 학술대회 논문집

1988 .07

Domino CMOS NOR-NOR Array Logic의 Testable Design에 관한 연구 ( A Study on the Testable Design of Domino CMOS NOR-NOR Array Logic )

이중호 ,  조상복

대한전자공학회 학술대회

1988 .07

Domino CMOS NOR-NOR Array Logic의 Testable Design에 관한 연구 ( A Study on Testable Design and Development of Domino CMOS NOR-NOR Array Logic )

이중호 ,  조상복 ,  정천석

전자공학회논문지

1989 .06

Digital Logic Testing - Structured Design-for-Test Methodologies for More Testable Digital Logic Circuits

박은세

대한전자공학회 기타 간행물

1992 .01

테스트가 용이한 CMOS-1 Level Array Logic 의 설계 방식과 테스트 생성 ( easily Testable Design and Test Generation for the CMOS-1 Level Array Logic )

이중호 ,  허영도 ,  조상복

대한전자공학회 학술대회

1989 .01

VLSI Testing and Testable Design

임인칠

CAD기술특강

1989 .01

入出力Pair Folding에 의한 Programmable Logic Array의 高密度化

石仁煥 ,  林寅七

대한전자공학회 학술대회

1983 .11

Design of Programmable Logic Controller and I/O Expansions

Suphan Gulpanich ,  Ajin Numsom ,  an 외 8명

제어로봇시스템학회 국제학술대회 논문집

2005 .06

Test 용이성을 고려한 LSI/VLSI 논리설계방식과 Programmable Logic Array에의 응용 ( A LSI/VLSI Logic Design Structure for Testability and its Application to Programmable Logic Array Design )

한석붕 ,  조상복 ,  임인칠

전자공학회지

1984 .05

Test 용이성을 고려한 LSI / VLSI 논리설계방식과 Programmable Logic Array에의 응용 ( A LSI / VlSI Logic Design Structure for Testability and Its Application To Programmable Logic Array Design )

한석붕 ,  최상호 ,  조상복 외 1명

대한전자공학회 학술대회

1983 .01

Built-In Test 方式을 利用한 LSI/VLSI Testable Design

金東郁 ,  韓皙䩉 ,  林寅七

대한전자공학회 학술대회

1983 .11

PLA 설계를 위한 논리함수 최소화 기법 ( A Logic Function Minimization Technique for programmable Logic Array Design )

이재민 ,  신용철 ,  임인칠

대한전자공학회 학술대회

1985 .01

PLA 설계용 논리 최소화 알고리즘 ( Fast Logic Minimization Algorithm for Programmable Logic Array Design )

최상호 ,  한석붕 ,  임인칠

대한전자공학회 학술대회

1983 .01

Testable DRAM Design

강성호

대한전자공학회 학술대회

1997 .01

PLA 설계용 고속 논리최소화 알고리즘 ( Fast Logic Minimization Algorithm for Programmable-Logic-Array Design )

최상호 ,  임인칠

전자공학회지

1985 .03