32 x 32 비트 고속 병렬 곱셈기 구조 ( An Architecture for 32 x 32 bit high speed parallel multiplier )

김영민 ,  조진호

전자공학회논문지-B

1994 .10

기약인 all-one 다항식에 의해 정의된 GF(2^m)에서의 효율적인 비트-병렬 곱셈기

장구영 ,  박선미 ,  홍도원

전자공학회논문지-TC

2006 .07

다항식기저를 이용한 GF(2^m) 상의 디지트병렬/비트직렬 곱셈기

조용석

한국통신학회논문지

2008 .11

신경회로망을 이용한 5 * 5 비트 곱셈기와 12 * 12 비트 곱셈기 설계 ( Designed of 5 * 5 bit multiplier and 12 *12 bit multiplier using of Neural Network )

김태훈 ,  정호선 ,  이우일

대한전자공학회 학술대회

1989 .07

32 비트 정수형 고속 병렬 곱셈기 구조 ( A structure for High Speed 32-bit Parallel Integer Multiplier )

송홍종 ,  김영민

대한전자공학회 학술대회

1993 .11

32 비트 정수형 고속 병렬 곱셈기 구조

송홍종 ,  김영민

대한전자공학회 학술대회

1993 .11

GF(2m)상의 하이브리드 형식의 곱셈기

전준철 ,  유기영

한국정보과학회 학술발표논문집

2003 .04

최적 정규 기저 타입 I을 이용한 GF(2^m)상의 효율적인 비트-시라얼 곱셈기

권윤기 ,  김창훈 ,  권순학 외 1명

한국멀티미디어학회 학술발표논문집

2008 .11

LSB 우선 비트직렬 정규기저 곱셈기의 하드웨어 구현

조용석

한국정보기술학회논문지

2013 .01

저복잡도 디지트병렬/비트직렬 다항식기저 곱셈기

조용석

한국통신학회논문지

2010 .04

입력 데이터 분할을 이용한 저전력 부스 곱셈기 설계

박종수 ,  김진상 ,  조원경

한국통신학회논문지

2005 .11

인접블록의 움직임벡터를 이용한 고속 움직임추정 방식

소현호 ,  김진상 ,  조원경 외 2명

한국통신학회논문지

2005 .12

고속 4 : 2 컴프레서를 사용한 16 x 16 비트 병렬곱셈기 구조 ( A 16 x 16 bit Parallel Multiplier Architecture using High Speed 4 : 2 Compressor )

진용선 ,  정정화

한국통신학회논문지

2000 .06

기약 AOP를 이용한 GF(2^m)상의 낮은 복잡도와 지연시간을 가지는 비트-병렬 시스톨릭 곱셈 구조

김태완 ,  이원진 ,  김기원

한국정보기술학회논문지

2013 .03

x^m+xⁿ+1(n≤m/2)의 기약 다항식을 가지는 GF(2^m)에서의 Hybrid 곱셈기 구현

최용제 ,  장구영 ,  홍도원 외 1명

한국통신학회 학술대회논문집

2004 .07

휴대용 MPEG 응용기기를 위한 비동기식 곱셈기 설계

나윤석 ,  김견수 ,  홍유표 외 1명

한국정보과학회 학술발표논문집

2001 .10

저오차 고정길이 그룹 CSD 곱셈기 설계

김용은 ,  조경주 ,  정진균

전자공학회논문지-SD

2009 .09

32 비트 RlSC/DSP 프로세서를 위한 17비트 × 17비트 곱셈기의 설계

박종환 ,  문상국 ,  홍종욱 외 2명

대한전자공학회 학술대회

1999 .06

고정길이 그룹 CSD 곱셈기 설계 및 FFT 응용

장인걸 ,  전창하 ,  이재경 외 1명

대한전자공학회 학술대회

2009 .05

JPEG2000 이산웨이블릿변환의 컨볼루션기반 non-cascaded 아키텍처를 위한 pipelined parallel 최적화 설계

이승권 ,  공진흥

전자공학회논문지-SD

2009 .07