지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2006.10
- 수록면
- 69 - 72 (4page)
이용수
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
Abstract
1. Introduction
2. The proposed BIST architecture
3. The proposed scan cell architecture
4. The structure for decreasing hardware overhead
5. Experimental results
6. Conclusions
7. References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
BIST 환경에서의 천이 억제 스캔 셀 구조
전자공학회논문지-SD
2006 .06
-
A New Low Power BIST Architecture Based on Probability Models
대한전자공학회 ISOCC
2007 .10
-
스캔 분할 기법을 이용한 저전력 Test-Per-Scan BIST
대한전자공학회 학술대회
2003 .07
-
An Efficient BIST Architecture for Boards with Multiple Scan Chains
ICVC : International Conference on VLSI and CAD
1997 .01
-
BIST structure based on new Random Access Scan architecture for Low Power Scan Test
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
회로분할과 테스트 입력 벡터 제어를 이용한 저전력 Scan-based BIST 설계
대한전자공학회 학술대회
2001 .06
-
스캔입력 변형기법을 통한 새로운 저전력 스캔 BIST 구조
전자공학회논문지-SD
2008 .06
-
A Low Power Scan Design Architecture
대한전자공학회 ISOCC
2004 .10
-
효율적인 캐쉬 테스트 알고리듬 및 BIST 구조 ( An Effective Cache Test Algorithm and BIST Architecture )
전자공학회논문지-C
1999 .12
-
A New BIST Architecture for Word Oriented Memory
대한전자공학회 ISOCC
2006 .10
-
Boundary-Scan 환경에서의 LFSR를 이용한 BIST 실현 ( BIST Implementation using LFSR in Boundary-Scan Environments )
대한전자공학회 학술대회
1994 .01
-
입력신호 그룹화 방법에 의한 BIST의 테스트 시간 감소 ( Test Time Reduction of BIST by Primary Input Grouping Method )
전자공학회논문지-SD
2000 .08
-
데이터 패스 메가셀을 위한 BIST 구조 ( BIST Architecture for Datapath Megacells )
대한전자공학회 학술대회
1998 .11
-
데이터 패스 메가셀을 위한 BIST 구조
대한전자공학회 학술대회
1998 .11
-
저전력 BIST를 위한 패턴 사상(寫像) 기법에 관한 연구
전자공학회논문지-SD
2009 .05
-
혼합 모드 BIST 테스트 패턴 생성기
전기학회논문지
1998 .07
-
분할 및 병렬 처리 방법에 의한 BIST의 테스트 시간 감소
전기학회논문지 D
2000 .06
-
고장 모델 기반 메모리 BIST 회로 생성 시스템 설계
전자공학회논문지-SD
2005 .02
-
An Efficient BIST (Built-in Self-test) for A/D converters
대한전자공학회 ISOCC
2007 .10
-
연상 메모리를 위한 BIST 회로 설계에 관한 연구 ( A Study on design BIST Circuit for Content Addressable Memory )
한국통신학회 학술대회논문집
1996 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001512188