스캔 분할 기법을 이용한 저전력 Test-Per-Scan BIST

문정욱 ,  손윤식 ,  정정화

대한전자공학회 학술대회

2003 .07

입력신호 그룹화 방법에 의한 BIST의 테스트 시간 감소 ( Test Time Reduction of BIST by Primary Input Grouping Method )

장윤석 ,  김동욱

전자공학회논문지-SD

2000 .08

고장 모델 기반 메모리 BIST 회로 생성 시스템 설계

이정민 ,  심은성 ,  장훈

전자공학회논문지-SD

2005 .02

스캔입력 변형기법을 통한 새로운 저전력 스캔 BIST 구조

손현욱 ,  김유빈 ,  강성호

전자공학회논문지-SD

2008 .06

BIST structure based on new Random Access Scan architecture for Low Power Scan Test

Yong-Hyun Kim ,  Insoo Kim ,  Hyoung Bok Min

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2009 .07

VHDL을 이용한 테스트 알고리즘의 BIST 회로 설계

배성환 ,  신상근 ,  김대익 외 2명

한국음향학회지

1999 .01

BIST 환경에서의 천이 억제 스캔 셀 구조

김인철 ,  송동섭 ,  김유빈 외 2명

전자공학회논문지-SD

2006 .06

혼성 신호 회로에 대한 효과적인 BIST

방금환 ,  강성호

전자공학회논문지-SD

2002 .08

분할 및 병렬 처리 방법에 의한 BIST의 테스트 시간 감소

崔炳九 ,  金東郁

전기학회논문지 D

2000 .06

연상 메모리를 위한 BIST 회로 설계에 관한 연구 ( A Study on design BIST Circuit for Content Addressable Memory )

정장원 ,  이주석 ,  고학림 외 2명

한국통신학회 학술대회논문집

1996 .01

메모리 테스트를 위한 BIST 기술

김대익 ,  배성환 ,  이창기 외 2명

전자공학회지

1995 .12

BIST를 지원하는 경계 주사 회로 자동 생성기

양선웅 ,  박재흥 ,  장훈

한국통신학회논문지

2002 .01

2-패턴 테스트를 고려한 스캔 기반 BIST 구조

손윤식 ,  정정화

전자공학회논문지-SD

2003 .10

내장 메모리 테스트를 위한 BIST 회로 자동생성기 ( Automatic BIST Circuit Generator for Embedded Memories )

양선웅 ,  장훈

전자공학회논문지-SD

2001 .10

혼합 모드 BIST 테스트 패턴 생성기

金弘植 ,  李抗圭 ,  姜成昊

전기학회논문지

1998 .07

효율적인 캐쉬 테스트 알고리듬 및 BIST 구조 ( An Effective Cache Test Algorithm and BIST Architecture )

김홍식 ,  윤도현 ,  강성호

전자공학회논문지-C

1999 .12

A New Low Power BIST Architecture Based on Probability Models

HyeonUk Son ,  Youbean Kim ,  Kicheol Kim 외 2명

대한전자공학회 ISOCC

2007 .10

An Efficient BIST Architecture for Boards with Multiple Scan Chains

Yong Tae Yim ,  Hyun Jin Kim ,  Sung Ho Kang

ICVC : International Conference on VLSI and CAD

1997 .01

Embedded RAM 테스트를 위한 BIST 회로 설계

김지현 ,  성경호 ,  장종권

대한전자공학회 학술대회

1996 .11

1.8GHz 고주파 전단부의 결함 검사를 위한 새로운 BIST 회로

류지열 ,  노석호

전자공학회논문지-TC

2005 .06