메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
하기혁 (인하대학교) 강진구 (인하대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2007년도 SOC 학술대회
발행연도
2007.5
수록면
134 - 137 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
이 논문에서는, CMOS 0.18μm의 공정으로 차동구조 TIA를 설계하였다. 제안된 TIA는 입력단과 inverter 이득단, 완전차동 구조 증폭기로 이루어져 있으며 ESD와 PD에 의한 기생 커패시턴스의 영향에 둔감하면서 이득을 최대화하였다. 3.125Gbps의 대역폭을 갖고 70dBΩ의 이득을 얻는 차동구조의 TIA는 6.5mW의 전력을 소모한다. 고속에서 대역폭을 넓히기 위해 사용되는 인덕터를 사용하지 않음으로써 칩 면적을 줄일 수 있다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험 및 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-000994048