지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2007
- 발행연도
- 2007.7
- 수록면
- 254 - 255 (2page)
이용수
초록· 키워드
오류제보하기
This paper describe the design and VLSI implementation of a multiplier using an adiabatic logic which is called a two phase drive adiabatic dynamic CMOS logic (2PADCL) circuit. Circuit operation and performance has been evaluated using a 4×4-bit 2PADCL ... 전체 초록 보기
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
2PADCL
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
A POWER MINIMIZATION TECHNIQUE IN A 54 x 54 BIT MULTIPLIER
ICVC : International Conference on VLSI and CAD
1995 .01
-
2의 보수 Bit Sequential Multiplier 의 설계 ( Design of a Two`s Complement Bit Sequential Multiplier )
대한전자공학회 학술대회
1985 .01
-
Design of an 32 bit Asynchronous Multiplier
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
-
A 160MHz 4-bit Pipeline Multiplier Using Charge Recovery Logic Technology
대한전자공학회 ISOCC
2010 .11
-
2의 보수 Bit Sequential Multiplier의 設計
대한전자공학회 학술대회
1985 .06
-
저전력 회로를 이용한 12 bit 병렬곱셈기
전기학회논문지
1998 .12
-
A single low-voltage CMOS analog multiplier
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
저전압 / 고속 8-bit 곱셈기의 설계
대한전자공학회 학술대회
1995 .12
-
저전압 / 고속 8-bit 곱셈기의 설계 ( A Design of High Speed 8-bit Multiplier for Low Voltage Application )
대한전자공학회 학술대회
1995 .11
-
An Area-Efficient GF(2m) MSD Multiplier based on an MSB Multiplier for Elliptic Curve LSI
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
Low Power Multiplier Design using Partial Product Reorder and Pass Transistor Delay Profile
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
전류모드 CMOS 다치 논리회로를 이용한 32×32-Bit Modified Booth 곱셈기 설계
전자공학회논문지-SD
2003 .12
-
Multiplier 합성
대한전자공학회 기타 간행물
1992 .01
-
8 x 8 비트 CMOS 병행 승산기 설계 ( Design of 8 x 8 bit CMOS Parallel Multiplier )
특정연구 결과 발표회 논문집
1989 .01
-
8X8 비트 CMOS 병행 승산기 설계 ( Design of 8X8 Bit CMOS Parallel Multiplier )
한국통신학회 학술대회논문집
1989 .01
-
An improved bipolar multiplier using a high linear transconductors with wideband input
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
Adiabatic Logic versus CMOS for Low Power Applications
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
3직 Rate Multiplier의 설계 ( On the Design Methods of Ternary Rate Multiplier )
한국통신학회지(정보와통신)
1981 .01
-
A Study on Multiplier Architecture Optimized for 32-bit Processor with 3-Stage Pipeline
대한전자공학회 ISOCC
2004 .10
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004334995