지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2010.11
- 수록면
- 118 - 121 (4page)
이용수
초록· 키워드
오류제보하기
This paper describes a 4.2Gb/s adaptive equalizer using 1.4x fractional sampling method which has the same resolution effect with conventional 10x oversampling method. Since we use multi-phase sampling clocks which have lower frequency than half data rate frequency, PLL power can be saved more than conventional 10x oversampling. Equalizing filter block controlled by 3 bit gain control code allows 8 different gain boosting settings to equalize up to almost 20 ㏈ at 2.1㎓. From simulation results, this work has demonstrated the resolution of 1.4x fractional sampling can be as high as those of 10x oversampling. Fabrication is being progressed in 0.13 ㎛ process.
목차
Abstract
Ⅰ. Introduction
Ⅱ. Concept
Ⅲ. Circuit Implementation
Ⅳ. Simulation Result
Ⅴ. Conclusion
Reference
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A 20-Gb/s 8.4-㎽ Adaptive Equalizer for Backplane Applications
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
클락-데이터 복원회로를 포한한 5.8-Gb/s 수신단 설계
대한전자공학회 학술대회
2012 .06
-
A 1.25Gb/s Clock Recovery Circuit using Half-rate 4X-Oversampling PFD
대한전자공학회 ISOCC
2004 .10
-
Design and Implementation of Open-Loop Clock Recovery Circuit for 39.8 Gb/s and 42.8 Gb/s Dual-Mode Operation
[ETRI] ETRI Journal
2008 .04
-
40 Gb/s 클럭 추출 회로 설계
한국통신학회 학술대회논문집
2002 .11
-
A 5-Gb/s Half-Rate Clock Recovery Circuit
대한전자공학회 ISOCC
2006 .10
-
A 5-Gb/s Continuous-time Adaptive Equalizer and CDR using 0.18μm CMOS
대한전자공학회 ISOCC
2008 .11
-
1.5Gb/s~6Gb/s 클록 주파수 체배기를 사용한 광대역 클록 및 데이터 복원 회로
대한전자공학회 학술대회
2013 .07
-
2.5 Gb/s 클럭 및 데이터 복원 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
-
2.5 Gb/s 클럭 및 데이터 복원 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
-
3Gb/s CMOS Adaptive Equalizer for Backplane Serial Links
대한전자공학회 학술대회
2005 .05
-
An 8-Gb/s Inductorless Adaptive Passive Equalizer in 0.18- ㎛ CMOS Technology
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2012 .12
-
On Neural Network Adaptive Equalizers for Digital Communication
한국통신학회논문지
2001 .10
-
A 1.25-Gb/s Clock and Data Recovery Circuit for Multichannel Application
대한전자공학회 ISOCC
2005 .10
-
Design and analysis of phase detector as mixers for 10Gb/s Clock signal
한국통신학회 학술대회논문집
2003 .11
-
A 5-Gb/s Half-rate Clock Recovery Circuit in 0.25-μm CMOS Technology
대한전자공학회 ISOCC
2006 .10
-
Adaptive DFE Equalizer 의 모델링
대한전자공학회 학술대회
2017 .06
-
40Gb/s 백플레인 이더넷을 위한 DFE 수신등화기
한국통신학회논문지
2010 .02
-
A 3.4 Gbs Clock Data Recovery for HDMI
대한전자공학회 ISOCC
2012 .11
-
Performance Evaluation of Adaptive Equalizer in Mobile Communication Fading Channel
한국음향학회 학술발표대회
1992 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004057839