2.5 Gb/s 클럭 및 데이터 복원 회로의 설계

이영미 ,  우동식 ,  이주상 외 2명

대한전기학회 학술대회 논문집

2002 .11

2.5 Gb/s 클럭 및 데이터 복원 회로의 설계

이영미 ,  우동식 ,  이주상 외 2명

대한전기학회 학술대회 논문집

2002 .11

저전력 2.496-Gb/s 기준 클럭 없는 클럭 데이터 복원 회로

김영웅 ,  장영찬

대한전자공학회 학술대회

2016 .11

Design and Implementation of Open-Loop Clock Recovery Circuit for 39.8 Gb/s and 42.8 Gb/s Dual-Mode Operation

Sang-Kyu Lim ,  Hyunwoo Cho ,  Jongyoon Shin 외 1명

[ETRI] ETRI Journal

2008 .04

A 5-Gb/s Half-Rate Clock Recovery Circuit

Pyung-Su Han ,  Woo-Young Choi

대한전자공학회 ISOCC

2006 .10

1.5Gb/s~6Gb/s 클록 주파수 체배기를 사용한 광대역 클록 및 데이터 복원 회로

유정택 ,  송준영 ,  김철우

대한전자공학회 학술대회

2013 .07

A 1.25-Gb/s Clock and Data Recovery Circuit for Multichannel Application

Chang-kyung Seong ,  Seung-woo Lee ,  Woo-young Choi

대한전자공학회 ISOCC

2005 .10

A 5-Gb/s Half-rate Clock Recovery Circuit in 0.25-μm CMOS Technology

Pyung-Su Han ,  Woo-Young Choi

대한전자공학회 ISOCC

2006 .10

10 Gb/s 광전송 시스템 설계 ( Design of a 10Gb/s Optical Transmission System )

이성은 ,  고정훈 ,  전경규 외 2명

대한전자공학회 학술대회

1996 .11

10 Gb/s 광전송 시스템 설계

이성은 ,  고정훈 ,  전경규 외 2명

대한전자공학회 학술대회

1996 .11

유전체 공진기 필터를 집적화한 40Gb/s 클럭 복원 모듈

임상규 ,  조현우 ,  방준학 외 3명

대한전자공학회 학술대회

2005 .12

40 GB/s 광통신 수신기용 클락 복원 회로 설계

박찬호 ,  우동식 ,  김강욱

한국전자파학회논문지

2004 .02

100Mb/s~3Gb/s 전디지털 클록 데이터 복원회로 설계

고귀한 ,  정기상 ,  김강직 외 1명

대한전자공학회 학술대회

2012 .11

100Gb/s ( 10Gb/s×10채널 ) 신호의 단일모드 광섬유 전송 ( Transmission of 100Gb/s ( 10Gb/s x 10channels ) signals using Single Mode Fiber )

이상수 ,  김향균 ,  조호성 외 1명

대한전자공학회 기타 간행물

1997 .01

100Gb/s ( 10Gb/s x 10채널 ) 신호의 단일모드 광섬유 전송 ( Transmission of 100Gb/s ( 10Gb/s x 10channels ) signals using single mode fiber )

이상수 ,  김향균 ,  조호성 외 1명

한국통신학회 기타 간행물

1997 .01

PLL방식 10 Gb/s 클럭추출 및 데이터 재생회로 ( 10 Gb/s Clock Extraction and Data Regeneration Circuit Implemented with a PLL )

유태환 ,  박문수

대한전자공학회 학술대회

1996 .11

PLL 방식 10Gb/s 클럭추출 및 데이터 재생회로

유태환 ,  박문수

대한전자공학회 학술대회

1996 .11

A 0.18-μm CMOS, 10-Gb/s Injection-Locked Clock and Data Recovery Circuit

Pyung-Su Han ,  Woo-Young Choi

대한전자공학회 ISOCC

2007 .10

40Gb/s 광버스트/패킷 전송시스템에서 사전인가 클럭추출법의 성능연구

전상배

한국통신학회 학술대회논문집

2010 .06

Design and Characterization of a 10 Gb/s Clock and Data Recovery Circuit Implemented with Phase-Locked Loop

Jae Ho Song ,  Tae Whan Yoo ,  Jeong Hoon Ko 외 3명

[ETRI] ETRI Journal

1999 .06