지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2010.6
- 수록면
- 772 - 775 (4page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
This paper describes a digital-controlled variable delay line(DCVDL) for a skew calibration system. The delay line in a skew calibration algorithm is generally used to compensate the skew between data paths by directly delaying each data itself. We propose the DCVDL that delays clock signal instead of data. The delayed clock signal samples data to compensate the skew since the conventional method has a problem of inter symbol interference(ISI). The proposed DCVDL can delay data up to 2UI at 1200-㎒ clock frequency.
목차
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 구현 및 모의실험 결과
Ⅳ. 결론
Ⅴ. Acknowledgment
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
디지털 제어 방식의 가변 시간 지연 라인을 이용한 Skew 보상을 위한 회로 설계
대한전자공학회 학술대회
2010 .06
-
Measurement Scheme for One-Way Delay Variation with Detection and Removal of Clock Skew
[ETRI] ETRI Journal
2010 .12
-
Advanced Low-Skew Clock Network Design Method
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
새로운 낮은 스큐의 클락 분배망 설계 방법
전자공학회논문지-SD
2004 .05
-
서보모터 Skew 형식에 따른 특성 분석
대한전기학회 학술대회 논문집
2014 .07
-
Inter-Pin Skew Compensation Scheme for 3.2-Gb/s/pin Parallel Interface
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2010 .03
-
높이 보정이 가능한 자동4점 Optical PICK-UP Skew 조정장치 구현
대한전자공학회 학술대회
2008 .06
-
Skew에 둔감한 광대역 입출력용 Delay Locked Loop
대한전자공학회 학술대회
1998 .01
-
Effects of V-Skew on the Torque Characteristic in Permanent Magnet Synchronous Motor
국제 전기 기기 및 시스템 논문지
2013 .01
-
A METHOD OF CLOCK SKEW CONTROL IN THE AUTOMATIC LAYOUT DESIGN FOR GATE ARRAYS
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1989 .01
-
Time-skews를 고려한 CMOS 회로의 테스트 생성 알고리즘
대한전기학회 학술대회 논문집
1987 .07
-
Time-skews를 고려한 CMOS회로의 테스트 생성 알고리즘 ( Test Generation Algorithm for CMOS Circuits Considering Time-skews )
대한전자공학회 학술대회
1987 .07
-
Skew Analysis and Design Methodologies for Improved Performance of Resonant Clocking
대한전자공학회 ISOCC
2009 .11
-
A New Clock Skew Scheduling Methodology for High-Level Power Optimization
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
전자식 조향 장치용 매입형 영구자석 동기전동기의 Skew를 고려한 파라미터 산정
전기학회논문지
2013 .10
-
다중 전력 모드 설계를 위한 가변 지연 시간 버퍼 설계 및 제어 회로 분석
대한전자공학회 학술대회
2013 .11
-
온도 변화에 둔감한 Low-skew 초고속 CMOS 셀룰러 발진기 네트워크 회로 설계
대한전자공학회 학술대회
2014 .11
-
높이 보정이 가능한 자동4점 Optical PICK-UP Skew 조정장치 구현
대한전자공학회 학술대회
2008 .06
-
열을 고려한 클락 라우팅에서의 균형 스큐 트리 생성 기법
대한전자공학회 학술대회
2009 .11
-
Post-Silicon Tuning Based on Flexible Flip-Flop Timing
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .02
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-569-003170580