지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
Ⅰ. INTRODUCTION
Ⅱ. PLL DESIGN FOR COMMON-CLOCK SERIAL LINKS
Ⅲ. ARCHITECTURE
Ⅳ. CIRCUIT IMPLEMENTATION
Ⅴ. EXPERIMENTAL RESULTS
Ⅵ. CONCLUSIONS
ACKNOWLEDGMENTS
REFERENCES
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
9.4GHz PLL VCO의 설계에 관한 연구 ( A Study on the Design of 9.4GHz PLL VCOs )
대한전자공학회 학술대회
1993 .05
USB 3.0을 위한 2.5GHz 주파수 속도를 갖는 LC PLL 구현 및 LC VCO의 Phase Noise 분석
대한전자공학회 학술대회
2013 .11
향상된 부 스큐 고속 VCO를 이용한 초고주파 PLL
전자공학회논문지-SC
2005 .11
보드 설계에 따른 Adaptive Bandwidth PLL의 성능 분석
전자공학회논문지-SD
2008 .04
Comparison of LC and Ring VCOs for PLLs in a 90 nm Digital CMOS Process
대한전자공학회 ISOCC
2006 .10
저전력 저잡음 클록 합성기 PLL 설계
대한전기학회 학술대회 논문집
2006 .10
A 10.2-GHz LC-VCO for a 28-nm CMOS Transmitter With Nearest VCO-curve Selection Algorithm
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020 .06
버니어 지연 VCO를 이용한 다중위상발생 PLL
전기전자학회논문지
2006 .07
고주파 PLL을 위한 VCO 및 PFD 설계에 관한 연구
전기학회논문지
1998 .11
Benchmarking of Small-signal Dynamics of single-phase PLLs
ICPE(ISPE)논문집
2015 .06
가상 2상 방식을 사용한 단상 PLL 알고리즘의 성능 비교
대한전기학회 학술대회 논문집
2006 .10
A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions
전력전자학회 학술대회 논문집
2017 .11
실시간 시뮬레이션 시스템을 이용한 PLL 설계
Proceedings of KIIT Conference
2018 .06
빠른 고정 시간과 작은 지터를 갖는 PLL의 설계
대한전기학회 학술대회 논문집
2000 .07
디지털 신호처리 기술을 이용한 PLL에 관한 연구 ( A Study on PLL by Using DSP Techniques )
대한전자공학회 학술대회
1992 .01
초 광대역용 PLL 설계에 관한 연구
한국인터넷방송통신학회 논문지
2010 .01
Low Jitter PLL using Self-Biasing Technique
대한전자공학회 ISOCC
2004 .10
여러 Power Distribution Networks에서 PLL의 지터 성능 분석
대한전자공학회 학술대회
2008 .05
5GHz 4-Phase Integer-N All-Digital PLL의 설계
대한전자공학회 학술대회
2012 .11
0