지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2008.4
- 수록면
- 146 - 153 (8page)
이용수
초록· 키워드
오류제보하기
High speed serial link에 적합한 clock multiphase generator용 integrated phase-locked loop (PLL)을 설계하였다. 설계된 PLL은 programmable current mirror를 사용하여 동작 범위 안에서 동일한 loop bandwidth와 damping factor를 가진다. 또한 설계한 PLL 회로 netlists를 가지고 HSPICE 시뮬레이션을 통해 close-loop transfer function과 VCO의 phase noise transfer function을 구하였다. Board 위 칩의 자체 임피던스는 decoupling capacitor의 크기와 위치에 따라 계산된다. 세부적으로, close-loop transfer function에서 gain의 최대값과 VCO noise transfer function에서 gain의 최대값 사이의 주파수범위에서 decoupling capacitor의 크기와 위치에 따른 보드 위 칩의 자체 임피던스를 구하였다. 이를 바탕으로 보드에서의 decoupling capacitor의 크기와 위치가 PLL의 jitter에 어떠한 영향을 미치는지 분석하였다. 설계된 PLL은 1.8V의 동작 전압에서 400㎒에서 2GH의 wide operation range를 가지며 0.18-㎛ CMOS공정으로 설계하였다. Reference clock은 100㎒이며 전체 PLL power consumption은 1.2㎓에서 17.28 ㎽이다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. Phase Locked Loop Design
Ⅲ. Board Design
Ⅳ. 결론
참고문헌
저자소개
참고문헌 (8)
참고문헌 신청
1. [학술지(정기간행물)] - Mozhgan Mansuri / 2002 / Fast Frequency Acquisition Phase-Frequency Detectors for GSamples/s Phase-Locked Loops / IEEE JOURNAL OF SOLID-STATE CIRCUITS 37 (10) : 1331 ~ 1334
2. [학술지(정기간행물)] - ngjoon Kim / 1997 / A 960-Mb/s/pin Interface for Skew-Tolerant Bus Using Low Jitter PLL / IEEE JOURNAL OF SOLID-STATE CIRCUITS 32 (5) : 691 ~ 700
3. [학술지(정기간행물)] - John G. Maneatis / 2003 / Self-Biased High-Bandwidth Low-Jitter 1-to-4096 Multiplier Clock Generator PLL / IEEE JOURNAL OF SOLID-STATE CIRCUITS 38 (11) : 1795 ~ 1803
4. [학술지(정기간행물)] - Mozhgan Mansuri / 2002 / Jitter Optimization Based on Phase-Locked Loop Design Parameters / IEEE JOURNAL OF SOLID-STATE CIRCUITS 37 (11) : 1375 ~ 1382
5. [학술지(정기간행물)] - Jae-Shin Lee / 2000 / Charge pump with perfect current matching characteristics in phase-locked loops / ELECTRONICS LETTERS 36 (23) : 1907 ~ 1908
2. [학술지(정기간행물)] - ngjoon Kim / 1997 / A 960-Mb/s/pin Interface for Skew-Tolerant Bus Using Low Jitter PLL / IEEE JOURNAL OF SOLID-STATE CIRCUITS 32 (5) : 691 ~ 700
3. [학술지(정기간행물)] - John G. Maneatis / 2003 / Self-Biased High-Bandwidth Low-Jitter 1-to-4096 Multiplier Clock Generator PLL / IEEE JOURNAL OF SOLID-STATE CIRCUITS 38 (11) : 1795 ~ 1803
4. [학술지(정기간행물)] - Mozhgan Mansuri / 2002 / Jitter Optimization Based on Phase-Locked Loop Design Parameters / IEEE JOURNAL OF SOLID-STATE CIRCUITS 37 (11) : 1375 ~ 1382
5. [학술지(정기간행물)] - Jae-Shin Lee / 2000 / Charge pump with perfect current matching characteristics in phase-locked loops / ELECTRONICS LETTERS 36 (23) : 1907 ~ 1908
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
여러 Power Distribution Networks에서 PLL의 지터 성능 분석
대한전자공학회 학술대회
2008 .05
-
실시간 시뮬레이션 시스템을 이용한 PLL 설계
Proceedings of KIIT Conference
2018 .06
-
Benchmarking of Small-signal Dynamics of single-phase PLLs
ICPE(ISPE)논문집
2015 .06
-
A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions
전력전자학회 학술대회 논문집
2017 .11
-
500-MHz부터 1.2-GHz까지의 동작 주파수에서 일정한 루프 대역폭을 갖는 메모리 컨트롤러 PLL
대한전자공학회 학술대회
2010 .06
-
초 광대역용 PLL 설계에 관한 연구
한국인터넷방송통신학회 논문지
2010 .01
-
빠른 고정 시간과 작은 지터를 갖는 PLL의 설계
대한전기학회 학술대회 논문집
2000 .07
-
5GHz 4-Phase Integer-N All-Digital PLL의 설계
대한전자공학회 학술대회
2012 .11
-
900㎒ PLL 모듈의 설계 및 위상잡음 개선의 연구
한국통신학회 학술대회논문집
2001 .07
-
가상 2상 방식을 사용한 단상 PLL 알고리즘의 성능 비교
대한전기학회 학술대회 논문집
2006 .10
-
PLL을 이용한 클럭발생기의 설계
대한전자공학회 학술대회
1997 .11
-
PLL을 이용한 클럭발생기의 설계 ( A Design of a PLL-based Clock Generator )
대한전자공학회 학술대회
1997 .11
-
Design of a Wide Locking Range PLL Using Hybrid Loop Filter
대한전자공학회 학술대회
2011 .04
-
무정전전원장치에 적합한 주파수 제한기와 안티 와인드업을 가지는 새로운 3상 전원각 정보 추출 방식
한국산학기술학회 논문지
2006 .12
-
A Continuously Tunable LC-VCO PLL with Bandwidth Linearization Techniques for PCI Express Gen2 Applications
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2008 .09
-
저전력 저잡음 클록 합성기 PLL 설계
대한전기학회 학술대회 논문집
2006 .10
-
A Low Phase Noise PLL With Loop Filter Component Scaling Scheme
ICEIC : International Conference on Electronics, Informations and Communications
2006 .06
-
Double-PLL을 이용한 홀 센서 기반 PMSM 제어의 위치 추정 성능 개선
전력전자학회논문지
2017 .06
-
A Fast Locking Dual-Loop PLL with Adaptive Bandwidth Scheme
전자공학회논문지-SD
2008 .05
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-014689268