지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
A 8.35-㎓ Low Phase Noise PLL in 130-㎚ CMOS
대한전자공학회 ISOCC
2012 .11
Matlab을 이용한 Phase Locked Loop(PLL)의 Phase Noise Modeling
대한전자공학회 학술대회
2010 .11
A Hybrid Filtering Stage Based Quasi-type-1 PLL under Distorted Grid Conditions
JOURNAL OF POWER ELECTRONICS
2017 .05
A low phase noise PLL with multiple charge pumps
대한전자공학회 ISOCC
2007 .10
Benchmarking of Small-signal Dynamics of single-phase PLLs
ICPE(ISPE)논문집
2015 .06
A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions
전력전자학회 학술대회 논문집
2017 .11
Type-3 PLL Based Speed Estimation Scheme for Sensorless Linear Induction Motor Drives
ICPE(ISPE)논문집
2019 .05
900㎒ PLL 모듈의 설계 및 위상잡음 개선의 연구
한국통신학회 학술대회논문집
2001 .07
주파수합성기의 Phase Noise 예측 및 3차 PLL 시스템에서의 1/f Noise Modeling
한국정보통신학회논문지
2001 .07
Design of a Wide Locking Range PLL Using Hybrid Loop Filter
대한전자공학회 학술대회
2011 .04
실시간 시뮬레이션 시스템을 이용한 PLL 설계
Proceedings of KIIT Conference
2018 .06
초 광대역용 PLL 설계에 관한 연구
한국인터넷방송통신학회 논문지
2010 .01
A Low Phase Noise Phase Locked Loop with Current Compensating Scheme
대한전자공학회 ISOCC
2006 .10
가상 2상 방식을 사용한 단상 PLL 알고리즘의 성능 비교
대한전기학회 학술대회 논문집
2006 .10
A Study on Phase Noise of the PLL frequency Synthesizer
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1988 .01
5GHz 4-Phase Integer-N All-Digital PLL의 설계
대한전자공학회 학술대회
2012 .11
A Dual-loop Phase Locked Loop with Frequency to Voltage Converter
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .06
Evaluation of Phase Lock Loops for Power Electronic Applications
ICPE(ISPE)논문집
2011 .05
Dynamics Assessment of Grid-Synchronization Algorithms for Single-Phase Grid-Connected Converters
ICPE(ISPE)논문집
2015 .06
위상잡음 해석을 이용한 RSSI용 PLL 주파수합성기 설계
전자공학회논문지-TC
2011 .12
0