지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers Journal of KIISE Journal of KIISE Vol.46 No.6
- 발행연도
- 2019.6
- 수록면
- 493 - 498 (6page)
- DOI
- 10.5626/JOK.2019.46.6.493
이용수
초록· 키워드
오류제보하기
대부분의 고성능 디지털 시스템에서 곱셈기는 매우 중요한 블록이다. 전통적으로 Wallace Tree 곱셈기는 CSA(Carry Save Adder)를 기반으로 구현한다. 본 논문에서는 FPGA를 이용하여 작은 인공지능망(small AI networks)을 구현할 때, 기존의 CSA와 변형 4-3 압축기를 이용하여 고속 곱셈기를 구현하는 새로운 방법을 제안한다. 특히, 변형 4-3 압축기와 소거법을 이용한 10 비트 Wallace Tree 곱셈기를 제안하였다. 그리고 이를 검증하기 위하여 Verilog-HDL를 이용하여 구현하고 이를 Xilinx ISE 14.7을 이용하여 검증을 수행하였다. 제안된 설계 방법은 전통적인 Wallace Tree 곱셈에 비하여 19.1%, 소거법에 비하여 6.2%의 지연시간을 감소시켰다.
목차
요약
Abstract
1. 서론
2. 본론
3. 실험
4. 결론
References
참고문헌 (12)
참고문헌 신청
Booth, Andrew Donald, A Signed Binary Multiplication Technique, Oxford University Press, pp. 100-104, 2018.
Wallace, Christopher Stewart, "A suggestion for a fast multiplier," IEEE Transactions on Electronic Computers, EC-13 (1): 14-17. Feb. 1964.
T. Lang and J. D. Bruguera, "Floating-Point Fused Multiply-Add with Reduced Latency," IEEE Transactions on Computers, Vol. 53, pp. 988-1003, 2004.
H. H. Saleh and E. E. Swartzlander, Jr., "A Floating-Point Fused Add-Subtract Unit," Proc. of the 51st IEEE Midwest Symposium on Circuits and Systems, pp. 519-522, 2008.
J. Sohn and E. E. Swartzlander, Jr., "Improved Architectures for a Fused Floating-Point Add-Subtract Unit," IEEE Transactions on Circuits and Systems-I, Vol. 59, pp. 2285-2291, 2012.
Wallace, Christopher Stewart, "A suggestion for a fast multiplier," IEEE Transactions on Electronic Computers, EC-13 (1): 14-17. Feb. 1964.
T. Lang and J. D. Bruguera, "Floating-Point Fused Multiply-Add with Reduced Latency," IEEE Transactions on Computers, Vol. 53, pp. 988-1003, 2004.
H. H. Saleh and E. E. Swartzlander, Jr., "A Floating-Point Fused Add-Subtract Unit," Proc. of the 51st IEEE Midwest Symposium on Circuits and Systems, pp. 519-522, 2008.
J. Sohn and E. E. Swartzlander, Jr., "Improved Architectures for a Fused Floating-Point Add-Subtract Unit," IEEE Transactions on Circuits and Systems-I, Vol. 59, pp. 2285-2291, 2012.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
초저전력 인공지능 시스템을 위한 0.7V 구동 FinFET 소자를 활용한 부정확한 곱셈기 설계
한국지능시스템학회 논문지
2024 .12
-
16 X 16 bit 고속 병렬 곱셈기 설계
Proceedings of KIIT Conference
2023 .06
-
전자회로의 입력신호 제어용 곱셈연산기 개발
한국항행학회논문지
2018 .01
-
확률분포 생성을 통한 근사 행렬 곱셈 간소화 방법
한국정보통신학회논문지
2022 .11
-
3-way Toom-Cook 곱셈과 고속 축약 알고리듬을 이용한 521-비트 고성능 모듈러 곱셈기
한국정보통신학회논문지
2021 .12
-
m-GDI 압축 회로를 이용한 고성능 곱셈기
한국전자통신학회 논문지
2023 .04
-
224비트 소수체에서 효율적인 모듈러 곱셈
정보보호학회논문지
2019 .06
-
CNN 추론 연산 가속기를 위한 곱셈기 최적화 설계
한국정보통신학회논문지
2021 .10
-
합성곱 신경망 병렬 연산처리를 지원하는 저전력 곱셈 프로세싱 엘리먼트 설계
JOURNAL OF PLATFORM TECHNOLOGY
2024 .04
-
FPGA를 위한 32비트 부동소수점 곱셈기 설계
한국전자통신학회 논문지
2024 .04
-
유한체상의 효율적인 세미-시스톨릭 AB² 곱셈기
한국컴퓨터정보학회논문지
2020 .01
-
ARM Cortex-M3 상에서 곱셈 연산 최적화 구현
한국정보통신학회논문지
2018 .09
-
듀얼 필드 모듈러 곱셈을 지원하는 몽고메리 곱셈기
한국정보통신학회논문지
2020 .06
-
고효율 디지털 신호처리를 위한 근사 곱셈기 설계
전자공학회지
2017 .06
-
인공지능 및 토양 모니터링 기반 스마트 수목 보호틀 통합 관리 시스템
멀티미디어학회논문지
2023 .04
-
감소 알고리즘을 이용한 큰 정수의 모듈러 곱셈 하드웨어의 최적화
대한전자공학회 학술대회
2022 .06
-
싱글 머신 기반 대용량 희소 행렬 간 곱셈 방법들의 구현 및 성능 분석
한국정보과학회 학술발표논문집
2018 .12
-
ARM Cortex-M3 상에서 부채널 공격에 강인한 곱셈 연산 구현
정보보호학회논문지
2017 .08
-
R-LWE 암호화를 위한 근사 모듈식 다항식 곱셈기 최적화
전기전자학회논문지
2022 .12
-
Experimental Evaluation of Product-Coded Matrix Multiplication Algorithms
한국통신학회 학술대회논문집
2017 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2019-569-000782095