메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
Korean Institute of Information Scientists and Engineers 한국정보과학회 학술발표논문집 한국정보과학회 1990년도 가을 학술발표논문집 제17권 제2호
발행연도
1990.10
수록면
471 - 474 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
병렬 승산은 컴퓨터에서 뿐만 아니라 많은 디지틀 계산 분야에서 시스템의 성능을 향상시키기 위하여 사용되는 중요한 산술연산장치이다. 본 논문에서는 기존의 Wallace 트리를 수정하고 개선한 수정형 Wallace 트리를 제안하고, 그의 구성원리와 상세한 연산 동작에 대하여 기술한다. Wallace 트리에서 각 단위 셀은 기본적으로 전가산기인데, 전가산기의 올림수 출력 신호는 아무런 연산 동작 없이 1게이트 지연의 대기시간을 갖는다. 이러한 올림수 출력 신호에서의 대기시간은 Wallace 트리의 원래 구조를 수정하여 재구성함으로써 하드웨어(칩면적)를 증가시키지 않고서 쉽게 제거할 수 있다. 수정형 Wallace 트리는 기존의 Wallace 트리와 같은 하드웨어(칩면적)를 가지면서도 더 빠른 지연시간을 갖게 된다. 또한 본 논문에서는 수정형 Wallace 트리의 각 단위 셀을 설계하고 효율적인 레이아웃(layout) 방법을 제시한다. 제안한 수정형 Wallace 트리는 병렬 승산에서 뿐만 아니라 다수 피연산자 가산회로에도 쉽게 응용될 수 있다.

목차

요약

1. 서론

2. Wallace 트리의 수정

3. 성능 분석

4. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017968079