지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 1995.1
- 수록면
- 174 - 181 (8page)
이용수
초록· 키워드
오류제보하기
병렬 승산기는 컴퓨터 시스템 뿐만아니라 여러 응용 분야에서 핵심적인 역할을 수행하는 산술 연산장치이다. 본 논문에서는 N×N (N=2M, M≥2) 병렬 승산기 모듈 생성기를 개발하였다. 모듈 생성기로 생성된 병렬 승산기는 다수개의 부분곱을 더하는 다수 피연산자 가산회로로 수정형 Wallace 트리를 이용하였다. 수정형 Wallace 트리는 트리의 입력 비트수가 증가할수록 게이트 지연시간이 감소하는 장점을 갖고 있으나, 기존의 Wallace 트리에 비해 규칙성이 적어서 생성기로 구현하기에는 다소 어려움이 있다. 이 단점을 극복하기 위하여 본 논문에서는 임의의 입력 비트에 대하여 수정형 Wallace 트리를 생성하는 알고리즘을 개발하였다.
모듈 생성기로 생성한 병렬 승산기는 수정형 Booth 부호기, 부분곱 생성기, 수정형 Wallace 트리, hybrid prefix 가산기로 구성되었다. 개발된 모듈생성기는 1.5μ, 1.2μ, 1.0μ , 0.8μ 이중 메탈 CMOS 공정 하에서 자동적으로 N×N 병렬 승산기를 생성한다.
모듈 생성기로 생성한 병렬 승산기는 수정형 Booth 부호기, 부분곱 생성기, 수정형 Wallace 트리, hybrid prefix 가산기로 구성되었다. 개발된 모듈생성기는 1.5μ, 1.2μ, 1.0μ , 0.8μ 이중 메탈 CMOS 공정 하에서 자동적으로 N×N 병렬 승산기를 생성한다.
목차
요약
ABSTRACT
1. 서론
2. 병렬 승산기의 구조
3. 병렬 승산기를 위한 모듈 생성기 설계
4. 모듈 생성기를 이용한 병렬 승산기의 생성
5. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
고속 병렬 승산을 위한 Wallace 트리의 수정 및 분석
한국정보과학회 학술발표논문집
1990 .10
-
The Modified Wallace Tree for Fast Parallel Multiplication
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1990 .01
-
특수 경계요소 설계식에 반영된 소성 힌지 모델의 타당성에 대한 평가
대한건축학회 논문집 - 구조계
2012 .09
-
Design and Implementation of 10-Bit Wallace Tree Multiplication using the Modified 4-3 Compressor and the Reduction Method
Journal of KIISE
2019 .06
-
병렬 승산기의 설계 및 구현 ( The Design and Implementation of Parallel Multipliers )
전자공학회논문지-A
1991 .03
-
고속 병렬 승산기의 설계 및 구현 ( The Design and Implementation of Fast Parallel Multipliers )
대한전자공학회 학술대회
1990 .11
-
고속 병렬 승산기의 설계 및 구현
대한전자공학회 학술대회
1990 .11
-
2의 보수를 이용한 병렬승산기의 개선
대한전기학회 학술대회 논문집
1985 .07
-
병렬 모듈러 승산기의 설계 연구
대한전자공학회 학술대회
1996 .11
-
병렬 모듈러 승산기의 설계 연구 ( Study of PArallel Modular Multiplier Design )
대한전자공학회 학술대회
1996 .11
-
유한체 GF(2m)상의 고속 병렬 승산기의 설계
전자공학회논문지-SC
2006 .09
-
유한체 GF(3m)상의 고속 병렬 승산기의 구성
한국정보통신학회논문지
2011 .03
-
8X8 비트 CMOS 병행 승산기 설계 ( Design of 8X8 Bit CMOS Parallel Multiplier )
한국통신학회 학술대회논문집
1989 .01
-
8 x 8 비트 CMOS 병행 승산기 설계 ( Design of 8 x 8 bit CMOS Parallel Multiplier )
특정연구 결과 발표회 논문집
1989 .01
-
저전력 DSP 응용을 위한 오차보상을 갖는 가변 정밀도 승산기 코어 생성기
한국통신학회논문지
2005 .02
-
연산 모듈의 결합에 의한 GF(2m)상의 병렬 승산 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
-
연산 모듈의 결합에 의한 GF(2m)상의 병렬 승산 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
-
A Study on the Parallel Multiplier over GF(3m) Using AOTP
전기전자학회논문지
2004 .12
-
4-비트 리코딩 기법을 이용한 64-b x 67-b 병렬 승산기 설계 ( A Design of 64-b x 67-b Parallel Multiplier using 4-bit Recording Scheme )
대한전자공학회 학술대회
1994 .11
-
직ㆍ병렬 플러쉬 승산기의 설계 ( The Design of Serial-Parallel Flush Multiplier )
대한전자공학회 학술대회
1991 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017783310