지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
Abstract
Ⅰ. 서론
Ⅱ. 랜덤 패턴의 천이 분포 특성
Ⅲ. 천이 감시 윈도우의 크기와 k-value 설정
Ⅳ. 저전력을 위한 부가적인 회로
Ⅴ. 실험 결과
Ⅵ. 결론
참고문헌
저자소개
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
스캔입력 변형기법을 통한 새로운 저전력 스캔 BIST 구조
전자공학회논문지-SD
2008 .06
Boundary-Scan 환경에서의 LFSR를 이용한 BIST 실현 ( BIST Implementation using LFSR in Boundary-Scan Environments )
대한전자공학회 학술대회
1994 .01
BIST 환경에서의 천이 억제 스캔 셀 구조
전자공학회논문지-SD
2006 .06
자체 스캔 체인을 이용한 Built-In Self-Test 구조에 관한 연구
전자공학회논문지-SD
2002 .03
효율적인 LFSR 리시딩 기반의 테스트 압축 기법
전자공학회논문지-SD
2009 .03
2-패턴 테스트를 고려한 스캔 기반 BIST 구조
전자공학회논문지-SD
2003 .10
저전력 BIST를 위한 패턴 사상(寫像) 기법에 관한 연구
전자공학회논문지-SD
2009 .05
스캔 분할 기법을 이용한 저전력 Test-Per-Scan BIST
대한전자공학회 학술대회
2003 .07
내장된 자체 테스트를 위한 저전력 테스트 패턴 생성기 구조
전자공학회논문지-SD
2010 .08
LFSR 기반의 패턴분류기의 생성 및 분석
한국정보통신학회논문지
2015 .07
분할 구조를 갖는 Leap-Ahead 선형 궤환 쉬프트 레지스터 의사 난수 발생기
정보보호학회논문지
2014 .02
효율적인 혼합 BIST 방법
전자공학회논문지-SD
2003 .08
회로분할과 테스트 입력 벡터 제어를 이용한 저전력 Scan-based BIST 설계
대한전자공학회 학술대회
2001 .06
TRACE : Transition Repression Architecture for low power scan CEll in BIST environment
대한전자공학회 ISOCC
2006 .10
System-On-a-Chip(SOC)에 대한 효율적인 테스트 데이터 압축 및 저전력 스캔 테스트
전자공학회논문지-SD
2002 .12
BIST structure based on new Random Access Scan architecture for Low Power Scan Test
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
페이지 쉬프터 기반의 의사 난수 패턴 생성기
한국정보통신학회논문지
2010 .03
위상천이 네트워크를 사용한 X-마스크 기법
전자공학회논문지-SD
2007 .02
DTMW : Duplicated Transition Monitoring Window for Low Power Test based on Pseudo-Random BIST
대한전자공학회 ISOCC
2006 .10
Network-on-Chip 시스템을 위한 새로운 내장 자체 테스트 (Built-In Self-Test) 구조
대한전기학회 학술대회 논문집
2009 .07
0