메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 전자공학회논문지-SD 전자공학회논문지 SD편 제41권 제7호
발행연도
2004.7
수록면
509 - 514 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
나노 급 소자에서의 성능이 유효 채널 길이에 대하여 더욱 민감하게 되므로 정확한 유효 채널 길이의 추출이 중요하다. 본 논문에서는 100 nm 이하의 MOSFET에서 유효 채널 길이를 추출하기 위하여 새로운 정전용량 전압(Capacitance Voltage) 방법을 제안 하였다. 제안한 방법에서는 게이트와 소스와 드레인 사이의 정전용량(Cged)를 측정하여 유효 채널 길이를 추출하였다. 그리고 추출된 유효 채널 길이와 기존의 1/β과 Terada 방법 그리고 다른 정전용량 전압 방법의 추출된 유효 채널 길이의 결과들과 비교하여 본 논문에서 제안한 추출방법이 100 nm 이하 크기의 MOSFET의 유효 채널 길이를 추출함에 타당함을 증명 하였다.

목차

요약

Abstract

1.서론

2.게이트와 소스와 드레인의 정전용량 측정 및 유효 채널 길이 추출방법

3.유효 채널 길이 추출 결과

4.결론

참고문헌

저자소개

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-014197252