메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 전자공학회논문지-IE 전자공학회논문지 TE편 제38권 제4호
발행연도
2001.12
수록면
1 - 6 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
차세대 VLSI에 사용될 트랜지스터는 그 채널길이가 nano급의 규모로 축소되어 제작되어야 한다. 최근 이 nano급 소자는 FIB 시스템을 이용하여 수 10nm의 폭을 갖는 절연선의 직접묘화방식으로 게이트, 소스/드레인이 하나의 평면에 정의되는 IPG방식의 트랜지스터가 연구되고 있다. 본 논문에서는 소스/드레인 구조의 형성을 MOS구조가 아닌 FIB시스템을 이용하여 IPG트랜지스터를 개발함에 있어서 SOI(Silicon on Insulator) 웨이퍼의 표면층에서 수10nm 깊이에 걸처 소스/드레인 영역의 도전성 채널로 이용될 2차원적인 전자층을 위한 인(P)의 열적 도핑과 FIB시스템을 이용하여 IPG트랜지스터를 만들 때 필연적으로 수행해야할 Ga+ 이온의 스캔(scan)이 소자의 전기적 특성에 미치는 영향을 고찰하였다.

목차

1. 서론

2. IPG 트랜지스터와 FIB 시스템

3. 실험결과 및 고찰

4. 결론

참고문헌

저자소개

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-013691984