A Design of High Speed Adder Circuit Using Redundant Binary Code

Ig Kyun Kim ,  Jin Jong Cha ,  Kyung Soo Kim

ICVC : International Conference on VLSI and CAD

1997 .01

Redundant Binary 연산을 이용한 고속 복소수 승산기 ( A High - Speed Complex Multiplier based on Redundant Binary Arithmetic )

신경욱

전자공학회논문지-C

1997 .02

저전압 고성능 Binary Tree 구조 및 덧셈기의 설계 ( Low Voltage High Performance Binary Tree Adder Design )

조재영 ,  손일헌 ,  이영희

대한전자공학회 학술대회

1996 .07

고속 64 비트 CMOS 덧셈기의 구조 및 설계

안기중 ,  정덕균

대한전자공학회 학술대회

1996 .05

Redundant Complex Arithmetic

Takafumi Aoki ,  Tatsuo Higuchi

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1996 .01

멤리스터-CMOS 기반의 Redundant Binary Signed Digit Adder 설계

안연규 ,  이상진 ,  박병석 외 4명

대한전자공학회 학술대회

2013 .07

〈속보논문〉 Redundant 십진코드를 이용하여 십진 자리간 Carry 전파를 제거한 십진 Adder 설계

諸政玟 ,  鄭台相

전기학회논문지 D

2006 .11

부동소수점 덧셈 연산기의 저전력화 구조 ( Low Power Architecture for Floating Point Adder )

김윤환 ,  박인철

대한전자공학회 학술대회

1998 .11

부동소수점 덧셈 연산기의 저전력화 구조

김윤환 ,  박인철

대한전자공학회 학술대회

1998 .11

Counter Tree Diagrams for Redundant Adder Design

Naofumi Homma ,  Taihei Wakamatsu ,  Jun Sakiyama 외 2명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2004 .07

A Novel binary Adder using the Neural Networks

M. Mo ,  isue ,  H. Koinuma

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1988 .01

New Multiple-Valued Parallel Processing Adder Without the Use of Redundant Code Representation

To ,  u Tabata ,  Fumio Ueno

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1995 .01

고속 디지털 신호처리를 위한 MBA기반 병렬 MAC의 효율적인 구조

서영호 ,  김동욱

전자공학회논문지-SD

2004 .07

고속 연산을 위한 64bit 가산기의 설계 ( Design of high speed 64bit adder )

오재환 ,  이영훈 ,  김상수 외 1명

대한전자공학회 학술대회

1998 .07

고속 연산을 위한 64bit 가산기의 설계

오재환 ,  이영훈 ,  김상수 외 1명

대한전자공학회 학술대회

1998 .06

고비도 공개키 암호화 프로세서에 적합한 이진 덧셈기의 구조 연구

문상국

한국정보통신학회논문지

2008 .11

차세대 ASIC 라이브러리를 위한 고속 저전력 조건 선택 덧셈기/뺄셈기의 설계

曺基善 ,  宋敏圭

전자공학회논문지-SD

2000 .11

가산기 - 기반 분산 연산의 최적화 설계 및 이를 이용한 DCT 프로세서 설계

임국찬 ,  장영진 ,  이현수

대한전자공학회 학술대회

2000 .11

고속 Floating Point Unit 설계

오행수

전자공학회논문지-IE

2002 .06

Fuzzy arithmetic

Se Hwa Chung

한국지능시스템학회 학술발표 논문집

2000 .05