메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
최재혁 (숭실대학교) 문용 (숭실대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2024년도 대한전자공학회 하계학술대회 논문집
발행연도
2024.6
수록면
791 - 795 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 LoRaWAN 시스템 대역에서 동작하는 주파수 합성기를 0.35μm CMOS 공정을 이용하여 설계하였다. 출력 주파수 범위는 유럽과 미국의 LoRaWAN 시스템 대역인 868.1MHz ~ 914.9MHz를 목표로 하였다. 주파수 간의 채널간격은 200kHz이며, 주파수 분주 방식은 Integer-N 방식을 사용하였고, 분 주기는 128/129 분주기, 6bit 스왈로우 카운터, 6bit 프로그램 카운터를 이용하여 원하는 분주비를 생성한다. VCO는 LC VCO 방식을 사용하였고, 저잡음 특성을 얻기 위하여 VCO 코어를 PMOS로 설계하였다.

목차

Abstract
Ⅰ. 서론
Ⅱ. 주파수 합성기의 구조와 설계
Ⅲ. 모의실험 결과
Ⅳ. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0