지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2023.12
- 수록면
- 206 - 211 (6page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 고성능 디지털 위상 고정 루프(DPLL)에 적용 가능한 새로운 잠금 기법을 소개한다. 이 연구는 LC 기반 디지털 제어 발진기(DCO)에서 발생하는 양자화 오류를 줄이기 위해 추가 서모미터 코드를 사용한다. 본 방식은 전체 DCO 코드를 서모미터 방식으로 구현하지 않음에도 불구하고 높은 선형성을 통해 양자화 오류를 감소시킨다. 초기 잠금 단계에서 바이너리 코드를 사용하고, 잠금이 완료되면 서모미터 코드로 전환하여 높은 주파수 대비 선형성과 낮은 지터 특성을 달성한다. 이 접근법은 낮은 DCO 이 득(Kdco) 값을 요구하는 응용에서 서모미터 코드만을 사용하는 기존 방식과 비교하여 스위치의 수를 현저히 줄이고 발진기의 면적을 최소화한다. 또한, 지터 특성은 서모미터 코드만을 사용하는 방식과 동일한 수준을 유지한다. SystemVerilog 및 Verilog HDL을 사용한 모델링과 RTL 수준에서의 설계를 통해 이 기법의 효과가 입증되었다.
목차
Abstract
요약
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 시뮬레이션 결과
Ⅳ. 결론
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Design of 0.68-mW LC-based Digitally Controlled Oscillator (DCO) for Bluetooth Low Energy (BLE) Transceiver
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .10
-
넓은 주파수 조절 범위와 높은 선형 조절 가능한 디지털 제어 발진기 설계
전자공학회논문지
2019 .01
-
디지털 위상고정루프의 시스템 모델링 및 검증 방법 소개
전기전자학회논문지
2022 .12
-
A Constant Relative-Gain DCO with Pseudo-Exponential DAC and FVC Feedback for a Constant Loop-Bandwidth PLL
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
-
지연선로 위상 주파수 탐지기 방식의 순수 디지털 CDR 설계
전자공학회논문지
2017 .11
-
Design of a 12 to 14.5 GHz Digitally-Controlled Oscillator for an Ultra-Low-Jitter PLL
IDEC Journal of Integrated Circuits and Systems
2021 .01
-
DCO 8-phase Clock들의 Crossing-point와 Duty-cycle을 50 %로 맞추기 위한 Level-shifter의 설계
대한전자공학회 학술대회
2021 .06
-
저전력 단방향 써모미터 코드 시프트 레지스터
대한전자공학회 학술대회
2022 .06
-
BLE 응용을 위한 반대로 결합된 PMOS Varactor Pair을 이용한 2.4GHz 고해상도 저전력 DCO 설계
대한전자공학회 학술대회
2015 .11
-
Loop Delay Analysis of All-Digital Phase-Locked Loop using Verilog Behavioral Simulation
한국통신학회 학술대회논문집
2019 .01
-
Verilog HDL을 이용한 CAN 컨트롤러 구현
한국통신학회 학술대회논문집
2017 .06
-
Verilog HDL을 이용한 SENT 컨트롤러 구현
대한전자공학회 학술대회
2018 .06
-
IoT 어플리케이션을 위한 분수분주형 디지털 위상고정루프 설계
전기전자학회논문지
2019 .09
-
All-Synthesizable 5-Phase Phase-Locked Loop for USB2.0
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .06
-
최소 공분산 유한 임펄스 응답 필터 기반 디지털 위상 고정 루프 설계
제어로봇시스템학회 국내학술대회 논문집
2021 .06
-
유한기억 필터 기반 DPLL 최적설계
한국정보기술학회논문지
2023 .03
-
능동필터를 이용한 빠른 Lock Time을 갖는 PLL
전자공학회논문지
2018 .10
-
Verilog HDL의 수학 함수를 활용한 Look-Up Table 구성
대한전자공학회 학술대회
2024 .06
-
빠른 Lock Time을 가진 Switched Capacitor 위상고정루프의 수식적 분석
대한전자공학회 학술대회
2017 .06
-
A 1Gbps reference-less clock and data recovery using injection phase locked loop
IDEC Journal of Integrated Circuits and Systems
2018 .07
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-151-24-02-089271101