지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2023.5
- 수록면
- 10 - 16 (7page)
- DOI
- 10.5573/ieie.2023.60.5.10
이용수
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 플로팅 게이트 전계 효과 트랜지스터(FGFET: Floating Gate Field Effect Transistor)를 구성하는 수직 전계 효과 트랜지스터(VFET: Vertical Field Effect Transistor)의 집적 과정과 분석을 진행하였다. VFET의 집적 과정에서 초박막 비정질 실리콘 채널 및 소스/드레인과 채널 사이에 얇은 터널 장벽을 이용하였다. 본 연구에서 제조된 VFET은 높은 수치의 문턱 전압과 subthreshold swing (SS), 낮은 수치의 on/off ratio를 보인다. 이에 대한 원인은 터널 장벽의 기생 커패시턴스와 균일하게 증착되지 않은 터널 장벽의 계면 및 다결정 실리콘 채널의 계면과 grain boundary에 전하 트랩이 존재하기 때문이다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 집적 공정 방법 및 분석 결과
Ⅲ. 결론
REFERENCES
참고문헌 (10)
참고문헌 신청
Talha, Muhammad, “A history of development in brain chips in present and future," International Journal of Psychosocial Rehabilitation 24.2 (2020): 7244-7250, doi: 10.37200/IJPR/V24I2/PR2024194
Sebastian, A., Le Gallo, M., Khaddam-Aljameh, R. et al., “Memory devices and applications for in-memory computing,” Nat. Nanotechnol. 15, 529–544 (2020), doi: 10.1038/s41565-020-0655-z.
Ielmini, D., Wong, HS.P, “In-memory computing with resistive switching devices,” Nat Electron 1, 333–343 (2018), doi: 10.1038/s41928-018-0092-2.
K. Nakazato et al., “Phase-state low electron-number drive random access memory (PLEDM)," 2000 IEEE International Solid-State Circuits Conference. Digest of Technical Papers (Cat. No.00CH37056), 2000, pp. 132-133, doi: 10.1109/ISSCC. 2000.839719.
H. Mizuta, M. Wagner and K. Nakazato, “The role of tunnel barriers in phase-state low electron-number drive transistors (PLEDTRs)," in IEEE Transactions on Electron Devices, vol. 48, no. 6, pp. 1103-1108, June 2001, doi: 10.1109/16. 925234.
Sebastian, A., Le Gallo, M., Khaddam-Aljameh, R. et al., “Memory devices and applications for in-memory computing,” Nat. Nanotechnol. 15, 529–544 (2020), doi: 10.1038/s41565-020-0655-z.
Ielmini, D., Wong, HS.P, “In-memory computing with resistive switching devices,” Nat Electron 1, 333–343 (2018), doi: 10.1038/s41928-018-0092-2.
K. Nakazato et al., “Phase-state low electron-number drive random access memory (PLEDM)," 2000 IEEE International Solid-State Circuits Conference. Digest of Technical Papers (Cat. No.00CH37056), 2000, pp. 132-133, doi: 10.1109/ISSCC. 2000.839719.
H. Mizuta, M. Wagner and K. Nakazato, “The role of tunnel barriers in phase-state low electron-number drive transistors (PLEDTRs)," in IEEE Transactions on Electron Devices, vol. 48, no. 6, pp. 1103-1108, June 2001, doi: 10.1109/16. 925234.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Floating Gate FET를 위한 수직 전계 효과 트랜지스터의 집적 공정 개발
대한전자공학회 학술대회
2022 .06
-
Floating Gate FET를 위한 수직 전계 효과 트랜지스터의 집적 공정 개발 및 특성 측정
대한전자공학회 학술대회
2022 .11
-
Analysis and Comparison of Intrinsic Characteristics for Single and Multi-channel Nanoplate Vertical FET Devices
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .10
-
Investigation of Junction-less Tunneling Field Effect Transistor (JL-TFET) with Floating Gate
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .02
-
접합이 없는 터널 전계 효과 트랜지스터의 확장된 게이트 구조의 효과
대한전자공학회 학술대회
2020 .11
-
양극성 이중 독립 게이트 실리콘 나노와이어 전계 효과 트랜지스터 설계
한국정보통신학회논문지
2015 .12
-
Design and Analysis of Dual Source Vertical Tunnel Field Effect Transistor for High Performance
Transactions on Electrical and Electronic Materials
2020 .01
-
Floating Gate 기반 Logic-in-Memory 소자 최적화
대한전자공학회 학술대회
2022 .06
-
터널링 다이오드를 포함한 터널 트랜지스터
한국정보통신학회 종합학술대회 논문집
2019 .10
-
Linearity Analysis of MoTe 2 -FET based Single Transistor AND Gate Using Non-Equilibrium Green’s Function
Transactions on Electrical and Electronic Materials
2022 .04
-
터널 전계 효과 트랜지스터로 구성된 모놀리틱 3차원 인버터의 적층된 소자들간의 전기적 상호작용 조사: 실리콘 두께
한국정보통신학회 여성 ICT 학술대회 논문집
2021 .08
-
Doping-less Tunnel Field-effect Transistor with a Gate Insulator Stack to Adjust Tunnel Barrier
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .04
-
양성 피드백을 이용한 낮은 문턱 전압 이하 스윙을 갖는 전계 효과 트랜지스터 구현
대한전자공학회 학술대회
2015 .11
-
평면 삼중-게이트 재구성 전계효과트랜지스터의 게이트 구조가 전달 특성에 미치는 영향
대한전자공학회 학술대회
2020 .08
-
유연한 폴리이미드 기판 위에 구현된 확장형 게이트를 갖는Silicon-on-Insulator 기반 고성능 이중게이트이온 감지 전계 효과 트랜지스터
전기전자재료학회논문지
2015 .01
-
Performance Analysis of the Gate All Around Nanowire FET with Group III–V Compound Channel Materials and High-k Gate Oxides
Transactions on Electrical and Electronic Materials
2023 .06
-
Polyelectrolyte-gated Vertical Schottky-Barrier Transistors
한국고분자학회 학술대회 연구논문 초록집
2017 .04
-
Comparative Study of Single and Double Gate All Around Cylindrical FET Structures for High-K Dielectric Materials
Transactions on Electrical and Electronic Materials
2021 .08
-
Triple Material Surrounding Gate (TMSG) Nanoscale Tunnel FET-Analytical Modeling and Simulation
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .12
-
Characteristics of Gate Structure in Junctionless Double Gate Field Effect Transistors
대한전자공학회 학술대회
2019 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
어머니의 양육특성과 학교준비도 간의 관계에서 유아의 스마트미디어 사용시간의 매개효과 검증
이상희
,
이정미
어린이미디어연구
2019
.09
가족상호작용, 부모-자녀상호작용, 놀이상호작용이 유아의 문제행동에 미치는 영향 : 사회적 유능감의 매개효과를 중심으로
최은정
,
김은향
열린유아교육연구
2019
.04
NTV 영역에서 안정적으로 동작 가능한 저전력 16-트랜지스터 단상 클럭 Flip-Flop
석준하
,
김혜선
,
김소영
전자공학회논문지
2024
.02
채널이 모든 방향으로 산화막 절연된 수직 채널 구조의 단일 셀 메모리-로직 복합 소자(OIC-VFET) 및 집적공정
목찬수
,
이규훈
,
박창준
외 9명
대한전자공학회 학술대회
2023
.11
a-InGaZnO 포토트랜지스터의 광전자 특성 분석
조영천
,
강해용
,
이현경
외 2명
새물리
2024
.01
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2023-569-001472357