메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학술저널
저자정보
Shashank Shandilya (Panjab University) Charu Madhu (Panjab University) Vijay Kumar (Panjab University)
저널정보
한국전기전자재료학회 Transactions on Electrical and Electronic Materials Transactions on Electrical and Electronic Materials 제24권 제3호
발행연도
2023.6
수록면
228 - 234 (7page)
DOI
https://doi.org/10.1007/s42341-023-00438-8

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색

초록· 키워드

오류제보하기
The increasing demand for faster and energy efficient electronics has forced the researchers to develop more power and performance efficient integrated circuits. For this purpose, the overall size of the transistor needs to be scaled down to its very limit. Transistor scaling and performance are not only limited to overall transistor design but also to the material of the channel that is being used. In order to make a performance efficient transistor, not only is a new transistor design needed but replacement of conventional channel material i.e., silicon needs to be done. In this work, a 2-D Numerical simulation model of nanowire FET with GAA technology was carried out at 22 nm gate length using an open-source nanoscale simulation tool MUGFET. Then a study of the performance parameters of this NW-GAAFET with Silicon and Group III-V compound semiconductor channel materials and High-k gate oxides has been performed. The electrical performance parameters, drain induced barrier lowering (DIBL), subthreshold swing (SS), and on/off current ratio (Ion/Ioff) are extracted and validated through comparative analysis with previous high performance GAA nanowire FETs.

목차

등록된 정보가 없습니다.

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0